[发明专利]一种写余量控制电路

说明书

技术领域

本发明涉及集成电路领域，更具体的说，是涉及一种写余量控制电路。

背景技术

目前，静态随机存储器通常采用如图1所示的写延时电路，包括时序电路101、普通字线驱动电路102、虚拟字线驱动电路103以及信号产生电路104，其中，信号产生电路104为两个串接的反相器，当虚拟字线驱动电路103的输出端电压上升至信号产生电路104的阈值电压时，所述信号产生电路104产生周期结束信号WED，结束整个周期。相应的，写延时电路的波形图如图2所示，其中，延时t1为写操作的余量。

采用上述方法能够满足简单的写操作，特别是当应用于存储器编译器设计中，静态随机存储器模块列数目较大时，所需的写入时间较长，延时t1减小。延时t1会随着静态随机存储器容量的大小而变化，可能并不能满足所有存储单元的写入需求，造成写操作失败，而为了保证延时t1而将周期延时过大对于存储器编译器又过于浪费。

发明内容

有鉴于此，本发明提供了一种写余量控制电路，有效解决了当静态随机存储器模块列数目较大时，延时t1并不能满足所有存储单元的写入需求，易造成写操作失败的问题。

为实现上述目的，本发明提供如下技术方案：

一种写余量控制电路，包括时序电路、普通字线驱动电路、虚拟字线驱动电路、信号产生电路，还包括控制电路，

所述虚拟字线驱动电路包括：第一P型MOS管、第一N型MOS管，所述第一P型MOS管的漏极与所述第一N型MOS管的漏极相连，所述第一N型MOS管的源极接地，所述第一P型MOS管的的栅极与所述第一N型MOS管的栅极相连，所述第一P型MOS管的漏极作为所述虚拟字线驱动电路的输出端；

所述控制电路包括至少两个调整管，每个所述调整管串接在外接电源Vcc与所述第一P型MOS管的源极之间，通过控制所述调整管的开关状态，控制所述虚拟字线驱动电路的输出端的电压变化，当所述虚拟字线驱动电路的输出端的电压达到所述信号产生电路的阈值电压时，所述信号产生电路产生周期结束信号。

优选的，所述控制电路中的调整管为P型MOS管。

优选的，所述控制电路中的调整管为N型MOS管。

优选的，所述普通字线驱动电路包括：第二P型MOS管、第二N型MOS管，

所述第二P型MOS管的漏极与所述第二N型MOS管的漏极相连，所述第二N型MOS管的源极接地，所述第二P型MOS管的栅极与所述第二N型MOS管的栅极相连。

经由上述的技术方案可知，与现有技术相比，本发明提供了一种写余量控制电路，包括时序电路、普通字线驱动电路、虚拟字线驱动电路、信号产生电路，还包括控制电路，其中，控制电路包括至少两个调整管，每个调整管串接在外接电源Vcc与虚拟字线驱动电路中的第一P型MOS管的源极之间，通过控制所述调整管的开关状态，控制虚拟字线驱动电路的输出端的电压变化，当所述虚拟字线驱动电路的输出端的电压达到所述信号产生电路的阈值电压时，所述信号产生电路产生周期结束信号，结束写操作。本申请能够通过调节不同调整管的开启和关断状态，进而调节虚拟字线驱动电路的输出端的电压，进而控制写周期的余量，实现了当静态随机存储器模块列数目较大时，延时t1满足所有存储单元的写入需求。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中静态随机存储器的写延时电路图；

图2为现有技术中静态随机存储器的写延时电路的波形图；

图3为本发明提供的一种写余量控制电路的电路图；

图4为本发明实施例提供的一种写余量控制电路的波形图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。