[发明专利]预驱动器及其差动信号传输器

说明书

技术领域

本发明是有关于一种信号传输装置，且特别是有关于一种差动信号的预驱动器及其差动信号传输器。

背景技术

目前电子装置之间或电子装置内部的信号(或数据)传输逐渐朝向高 速传输的方向发展。为了达到高速传输信号，大多高速输入/输出系统传输采用差动信号来传输数据，以抵抗高速传输信号过程中的噪声干扰，并同时减少数据传输对其他电路的影响。

一般而言，数据信号会经由数个步骤(如取样、信号转换、驱动能力放大及电压交叉点调整)转换为差动信号，并且这些步骤通常会由数个电路来分别执行，亦即传统差动信号传输器具有数个电路。并且，在半导体技术蓬勃发展的现在，差动信号传输器被芯片化以缩减电子装置的体积。再者，芯片的制造成本与其芯片面积相关，而电子装置的成本会影响电子装置的市场竞争力，因此如何简化差动信号传输器则成了设计差动信号传输器的一个重要课题。

发明内容

本发明提供一种预驱动器及其差动信号传输器，其简化预驱动器的电路设计，以降低预驱动器及其差动信号传输器的制造成本及电源消耗。

本发明提供一种预驱动器，包括一闩锁电路及一驱动缓冲器。闩锁电路包括一至多个闩锁单元、一至多个第一反相器及一至多个第二反相器。此一至多个闩锁单元彼此相串接于一对差动输入端与一对差动闩锁端之间，用于经由此对差动输入端接收一对差动输入信号，依据一时钟信号来闩锁该对差动输入信号，而于此对差动闩锁端提供一对差动闩锁信号。此一至多个第一反相器彼此相串联耦接于此对差动闩锁端的一第一端与一对差动输出端的一第一端之间。此一至多个第二反相器彼此相串联耦接于此对差动闩锁端的一第二端与此对差动输出端的一第二端之间。驱动缓冲器具有一对缓冲输入端耦接至闩锁电路的此对差动输出端以接收一对差动输出信号，以及依据该对差动输出信号，经由一缓冲输出端提供一对差动预驱动输出信号。

在本发明的一实施例中，上述一至多个第一反相器与上述一至多个第二反相器是用于调整此对差动闩锁信号的一交叉点的电平以产生该对差动输出信号。

在本发明的一实施例中，每一闩锁单元具有一时钟输入端，一对差动数据输入端，以及一对差动数据输出端。上述一至多个闩锁单元当中的一第一个的此对差动数据输入端是作为此对差动输入端；上述一至多个闩锁单元当中除第一个外的每一个的此对差动数据输入端是耦接至前一闩锁单元的此对差动数据输出端；上述一至多个闩锁单元当中的一最后一个的此对差动数据输出端是作为此对差动闩锁端；以及，上述一至多个闩锁单元当中每一个的时钟输入端是接收时钟信号与时钟信号的一反相信号当中的一个，以依据时钟信号或反相信号，闩锁此对差动数据输入端所接收的一对差动信号，并由此对差动数据输出端输出经闩锁的此对差动信号。

在本发明的一实施例中，上述一至多个闩锁单元当中每一个是包括一电流源、一差动对及一闩锁区块。电流源经由时钟输入端以接收时钟信号或时钟信号的一反相信号，以依据时钟信号或反相信号来提供一电流。差动对耦接至电流源与此对差动数据输出端之间，用于经由此对差动数据输入端耦接至此对差动信号。闩锁区块耦接于此对差动数据输出端的一第一端及一第二端之间，用以闩锁差动数据输出端的电压电平，以产生经闩锁的此对差动信号。

在本发明的一实施例中，电流源包括一晶体管，其具有一第一端作为时钟输入端，一第二端耦接至一参考电压，一第三端耦接至差动对。

在本发明的一实施例中，差动对包括一第一晶体管及一第二晶体管。第一晶体管具有一第一端作为此对差动数据输入端的一第一端，一第二端耦接至电流源，以及一第三端耦接至此对差动数据输出端的第一端。第二晶体管具有一第一端作为此对差动数据输入端的一第二端，一第二端耦接至电流源，以及一第三端耦接至此对差动数据输出端的第二端。

在本发明的一实施例中，闩锁区块包括一第一反相器及一第二反相器。第一反相器具有一输入端耦接至此对差动数据输出端的第一端，一输出端耦接至此对差动数据输出端的第二端。第二反相器具有一输入端耦接至此对差动数据输出端的第二端，一输出端耦接至此对差动数据输出端的第一端。

在本发明的一实施例中，闩锁区块包括一第一与非门及一第二与非门。第一与非门具有一第一输入端耦接至此对差动数据输出端的第一端，一第二输入端接收一系统电压与一重置信号当中的一个，以及一输出端耦接至此对差动数据输出端的第二端。第二与非门具有一第一输入端耦接至此对差动数据输出端的第二端，一第二输入端接收系统电压与重置信号当中的另一个，以及一输出端耦接至此对差动数据输出端的第一端。