[发明专利]一种双栅功率MOSFET器件

说明书

技术领域

本发明属于半导体功率器件技术领域，涉及具有双栅结构的低功耗MOS控制半导体功率器件。

背景技术

功率MOSFET（metal oxide semiconductor Field-Effect Transistor）是多子导电型器件，具有输入阻抗高、易驱动、速度快、频率高、导通电阻具有正温度系数、安全工作区宽以及可并联使用等诸多优点。这些优点使其在工业控制、航天、通信、汽车、计算机及便携式电器、家电、办公用品等领域得到了广泛应用，尤其是在开关电源方面的应用取得了迅速发展，大大提高了电子系统的效率。

槽栅结构的器件有如下优点：首先，可以增加封装密度，从而提高沟道密度和电流密度；其次，槽栅结构器件的沟道长度不受光刻工艺的限制，沟道可以做得较短，从而降低导通电阻（以上两点均会增加槽栅结构器件的电流承受能力）；第三，槽栅MOSFET能够避免JFET(Juncti-on Field-Effect-Transistor，结型场效应晶体管）效应和二次击穿效应。文献（【Reduced on-resistance in LDMO S devices by integrat-ing trench gates into planar technology】，IEEE Electron Dev.Lett.,2010，31（5），pp.464-466）指出，对于功率LDMOS（Lateral Double-diffused Metal-Oxide-Semiconductor Field-Effect-Transistor，横向双扩散金属-氧化物-半导体场效应晶体管）来说，由于槽栅的引入，使得漂移区的电流不再集中于表面，电流流通面积比较大，从而降低了导通电阻。

文献（【Trench Gate Integration into Planar Technology for Reduced On-resistance in LDMOS Devices】，ISPSD，2010）针对LDMOS功率器件提出了一种双栅结构的思想，在很大程度上降低了沟道电阻。但是经过槽栅通道的电流要经过一段很长的漂移区，而且这个漂移区的浓度较低，这限制了导通电阻的进一步降低。

发明内容

为了进一步降低双栅结构的LDMOS器件的导通电阻和功耗，本发明提供一种双栅功率MOSFET器件，该器件结构采用半导体埋层缩短了电流导通路径，同时采用双栅结构形成双电流通道，提高电流流通面积，大大降低导通电阻和功耗；对于相同的器件横向尺寸，器件耐压仅略微下降。

本发明技术方案如下：