[发明专利]SOI MOS晶体管

说明书

技术领域

本发明涉及半导体晶体管领域，尤其涉及一种抑制SOI MOS（Metal Oxide Semiconductor）晶体管浮体效应的SOI MOS晶体管。

背景技术

SOI（Silicon On Insulator）是指绝缘体上硅技术，SOI技术是公认的二十一世纪的主流半导体技术之一。SOI技术有效地克服了体硅材料的不足，充分发挥了硅集成电路技术的潜力，正逐渐成为制造高速、低功耗、高集成度和高可靠超大规模集成电路的主流技术。

SOI MOS根据有源体区是否耗尽分为部分耗尽SOI MOS（PDSOI）和全耗尽SOI MOS（FDSOI）。一般来说全耗尽SOI MOS顶层硅膜比较薄，薄膜SOI硅片成本高，另一方面，全耗尽SOI MOS阈值电压不易控制。目前普遍采用的是部分耗尽SOI MOS。部分耗尽SOI MOS的有源体区并未完全耗尽，使得体区处于悬空状态，碰撞电离产生的电荷无法迅速移走，这会导致SOI MOS特有的浮体效应。对于SOI NMOS沟道电子在漏端碰撞电离产生的电子-空穴对，空穴流向体区，SOI MOS浮体效应导致空穴在体区积累从而抬高体区电势，使得SOI NMOS的阈值电压降低继而漏电流增加，导致晶体管的输出特性曲线I_dV_d有翘曲现象，这一现象称为Kink效应。Kink效应对晶体管和电路性能以及可靠性产生许多不利影响，在晶体管设计时应尽量抑制。对于SOI PMOS，由于空穴的电离碰撞电离产生的电子-空穴对远低于SOI NMOS，因此SOI PMOS中的Kink效应不明显。

通过体接触结构把器件体区引出接到固定电位是抑制PDSOI器件浮体效应的一种方法。而H型栅结构是能够更有效抑制PDSOI器件浮体效应的体接触结构之一，其具有源漏对称结构。H形状的多晶硅栅将源漏区和体接触区隔离。

小尺寸H型栅SOI MOS器件结构如图1和图2所示，其中图1为W尺寸较小的H型栅结构（L较小），图2为W尺寸较小的H型栅结构（L较大），即短沟道器件结构和长沟道器件结构。

H型栅SOI MOS器件存在源体、漏体寄生电容、寄生电阻，随着L增大，寄生电容和寄生电阻随之增大，影响器件性能。同时，栅两侧多晶硅两端源体、漏体之间存在侧向泄露电流，进而使得形成“伪MOS管”。

因此，希望可以提出一种用于解决上述问题的SOI MOS晶体管。

发明内容

本发明的目的是提供一种体接触SOI MOS晶体管，所述SOI MOS晶体管可以减小侧向漏电、体电阻及体源、体漏寄生电容。

根据本发明的目的，提供了一种SOI MOS晶体管，包括：

有源区，形成于SOI衬底的SOI层中；

栅极，覆盖部分的有源区；

源区和漏区，分别位于栅极长度方向两侧的有源区中，其中源区和漏区的与栅极交界的部分的宽度相等；其中

被栅极覆盖的有源区部分包括，以源区和漏区的与栅极交界的部分的宽度在源区和漏区之间延伸的沟道区，其中有源区包括至少两个梳齿状突出部，在沟道区的长度方向上以一定的间隔排列在沟道区在宽度方向上的一侧或两侧；其中，梳齿状突出部的末端未被栅极覆盖的部分为体接触区。

与现有技术相比，本发明具有以下优点：

1)减小长沟道晶体管的寄生电容和寄生电阻；

2)减小侧向泄漏电流。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1是根据现有技术的一种H型栅结构的SOI MOS晶体管的俯视示意图；

图2是根据现有技术的另一种H型栅结构的SOI MOS晶体管的俯视示意图；

图3是根据本发明的一个实施例的SOI MOS晶体管的俯视示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。