[发明专利]用于减少DC/DC转换器中的电流过冲的方法和系统

权利要求书

1.一种DC/DC转换器系统，其包括：

门控电路，其包含具有第一和第二开关的反相器电路，所述门控电路进一步经配置以产生第一和第二门控信号，所述第一和第二门控信号经配置以分别断开和闭合所述第一和所述第二开关，且根据DC输入信号产生AC信号；

变压器，其经配置以转变所述AC信号；

第二级，其经配置以将所述AC信号整流成DC输出信号；以及

软启动控制电路，其经配置以产生用以在所述第一开关的第一循环的初始部分(Td)期间使所述第一开关的闭合延迟的信号。

2.根据权利要求1所述的DC/DC转换器系统，其进一步包括电流控制振荡器电路，所述电流控制振荡器电路经配置以循序地为脉冲频率调制电容器(PFMcap)充电和放电，使得PFMcap的电压(VCT)以三角形波形在高电压阈值(VTH)与低电压阈值(VTL)之间振荡。

3.根据权利要求2所述的DC/DC转换器系统，其中所述软启动控制电路进一步经配置以基于所述VCT信号、时钟信号(CLK)和运行信号(RUN)而产生用以延迟所述第一开关的所述闭合的所述信号。

4.根据权利要求3所述的DC/DC转换器系统，其中所述软启动控制电路进一步包括时序块，所述时序块经配置以在所述DC/DC转换器系统启动后即刻产生初始化信号(INITIALIZE)持续预定时间量(Ti)，所述时序块进一步经配置以在Ti之后产生所述RUN信号。

5.根据权利要求4所述的DC/DC转换器系统，其中所述软启动控制电路进一步包括第一触发器，所述第一触发器经配置以基于所述RUN信号和所述CLK信号而产生GATE_CNTRL信号。

6.根据权利要求5所述的DC/DC转换器系统，其中所述第一触发器包括D触发器，所述D触发器经配置以在所述RUN信号和所述CLK信号两者为高时被锁存为高。

7.根据权利要求5所述的DC/DC转换器系统，其中所述软启动控制电路进一步包括第二触发器，所述第二触发器经配置以基于所述GATE_CNTRL和反相时钟信号(INV_CLK)而产生QSR_F/F信号。

8.根据权利要求7所述的DC/DC转换器系统，其中所述第二触发器包括SR触发器，所述SR触发器经配置以在所述GATE_CNTRL信号上升时产生所述QSR_F/F信号，且在INV_CLK信号上升时被锁存为低。

9.根据权利要求7所述的DC/DC转换器系统，其中所述QSR_F/F信号是在所述开关Q1的所述第一周期期间具有高值且随后被锁存为低的矩形波信号。

10.根据权利要求7所述的DC/DC转换器系统，其中所述软启动控制电路进一步包括比较器，所述比较器经配置以基于所述VCT信号和(VTH+VTL)/2而产生CLK_SUB信号。

11.根据权利要求10所述的DC/DC转换器系统，其中分别在所述比较器的反相输入和非反相输入处接收VCT和(VTH+VTL)/2，且其中在所述VCT信号小于(VTH+VTL)/2时，比较器的输出变高以产生所述CLK_SUB信号。

12.根据权利要求10所述的DC/DC转换器系统，其中所述软启动控制电路进一步包括AND门，所述AND门经配置以基于所述CLK_SUB信号和所述QSR_F/F信号产生INHIBIT信号，其中所述INHIBIT信号仅在所述第一开关的所述第一循环的所述初始部分Td期间为高。

13.根据权利要求10所述的DC/DC转换器系统，其中所述AND门经配置以在所述CLK_SUB信号和所述QSR_F/F信号两者均为高时产生所述INHIBIT信号，且其中所述QSR_F/F信号仅在开关Q1的所述第一时钟循环期间为高。

14.根据权利要求12所述的DC/DC转换器系统，其进一步包括反相器，所述反相器经配置以产生INV_INHIBIT信号，所述INV_INHIBIT信号是所述INHIBIT信号的反相形式，所述INV_INHIBIT信号除了Td期间外在所有时候均为高，而在Td时INV_INHIBIT为低。

15.根据权利要求14所述的DC/DC转换器系统，其中针对所述门控电路断言所述INV_INHIBIT信号以在Td期间延迟所述第一开关的所述断开。