[发明专利]主板及应用于该主板的数据处理方法

权利要求书

1.一种主板，包括：

一CPU；

一第一DMA控制器；

一内存模块，通过一第一DIMM插槽与一第一总线相连；以及

一外部存储装置，通过一第二DIMM插槽与该第一总线相连，该外部存储装置包括：

一存储体；

一第二总线；

一第一缓存单元，与该第二总线相连；

一接口控制单元，与该第二总线及第二DIMM插槽相连，该接口控制单元用于接收该CPU通过该第二DIMM插槽输出的对存储体进行读操作的读取控制指令及进行写操作的写入控制指令并执行相应的操作；以及

一第二DMA控制器，用于控制该第一缓存单元与该存储体之间的数据传输；

当该CPU输出对该存储体进行读操作的读取控制指令时，该接口控制单元接收该读操作的控制指令，该CPU还对该第二DMA控制器的相关寄存器进行设定，以通过该第二DMA控制器将该存储体的数据读出至该第一缓存单元；当数据传输完毕时，该第二DMA控制器产生一中断至该CPU，该CPU对该第一DMA控制器的相关寄存器进行设定，以通过该第一DMA控制器将该第一缓存单元的数据传输至该内存模块；

当该CPU输出对该存储体进行写操作的控制指令时，该CPU对该第一DMA控制器的相关寄存器进行设定，以将该内存模块的数据读出至该第一缓存单元；当数据传输完毕时，该第一DMA控制器产生一中断至该CPU，该CPU输出写入控制指令至该接口控制单元，还对该第二DMA控制器的相关寄存器进行设定，该第二DMA控制器将该第一缓存单元的数据写入至该存储体。

2.如权利要求1所述的主板，其特征在于：该外部存储装置还包括一第二缓存单元，当该接口控制单元接收到该CPU输出的读取控制指令时，该接口控制单元将该存储体的数据预先读出至该第二缓存单元；该第二DMA控制器将该第二缓存单元内的数据读出至该第一缓存单元。

3.如权利要求1所述的主板，其特征在于：该外部存储装置还包括一开关单元，该开关单元用于接收该CPU输出的开关信号，以控制该外部存储装置与该第一总线之间数据传输的连通与断开；当该CPU对该存储体进行读操作时，该CPU还输出一第一开关信号至该开关单元以使得该外部存储装置与该第一总线处于连通状态；当该CPU对该存储体进行写操作时，该CPU输出该第一开关信号至该开关单元以使得该存储系统与该第一总线处于连通状态，当该第一DMA控制器将该内存模块中的数据读出至该第一缓存单元完毕时，该CPU还输出一第二开关信号至该开关单元以使得该外部存储装置与该第一总线处于断开状态。

4.一种数据处理方法，应用于一插接于一主板的第一DIMM插槽的外部存储装置与一插接于一第二DIMM插槽的内存模块进行数据交换，其中该第一DIMM插槽及第二DIMM插槽通过一第一总线相连，一CPU通过一第一DMA控制器对该外部存储装置进行读操作或写操作，该外部存储装置包括一存储体、一第二总线、一与该第二总线相连的第一缓存单元、一与该第二总线及第二DIMM插槽相连的接口控制单元以及一第二DMA控制器；该数据处理方法包括如下步骤：

判断对该存储体进行读操作还是写操作；

当对该存储体进行读操作时：

传输读取控制指令至该接口控制单元，并对该第二DMA控制器的寄存器进行设定；

该第二DMA控制器通过该接口控制单元将该存储体的数据读出至该第一缓存单元；

当数据传输完毕时，产生一中断信号至该CPU；

对该第一DMA控制器的相关寄存器进行设定；

该第一DMA控制器将该第一缓存单元中的数据传输至该内存模块；

当数据传输完毕时，产生一中断信号至该CPU；

当对该存储体写操作时：

传输写入控制指令至该接口控制单元，并对该第一DMA控制器寄存器进行设定；

该第一DMA控制器将该内存模块中的数据读出至该第一缓存单元；

当数据传输完毕时，该第一DMA控制器产生一中断信号至该CPU；

该CPU对该第二DMA控制器的相关寄存器进行设定；

该第二DMA将该第一缓存单元的数据写入该存储体；

当数据写入完成时，该第二DMA控制器产生一中断信号至该CPU。