[发明专利]显示器的闸极驱动电路

权利要求书

1.一种显示器的闸极驱动电路，其特征在于，所述电路包含：

一第一节点，其在一起始信号通过时具有一电压水平；

一第一晶体管，其耦接于该第一节点和一参考电压信号输入端，当该第一晶体管开启时，该第一节点的电压会被下拉到接近该参考电压信号的电压；

一第二晶体管，其一端与该第一晶体管电性连接，另一端与该参考电压信号输入端电性连接；

一第二节点，位于该第一晶体管和该第二晶体管的连接端；

一电容，设置于该第二节点和一时脉信号输入端，该第一晶体管、该第二晶体管和该电容用于抑制杂讯的产生；以及

一第三晶体管，设置于该第一晶体管和该参考电压信号输入端之间，该第三晶体管与该第一晶体管串联连接，用于与该第一晶体管分摊该第一节点与该参考电压信号输入端之间的电压差。

2.根据权利要求1所述的显示器的闸极驱动电路，其特征在于：该第一晶体管的闸极与该第三晶体管的闸极电性连接。

3.根据权利要求1所述的显示器的闸极驱动电路，其特征在于，所述电路更包含：

一第四晶体管，设置於该第三晶体管和该参考电压信号输入端之间，该第四晶体管与该第三晶体管串联连接，用于与该第一晶体管和该第三晶体管分摊该第一节点与该参考电压信号输入端之间的电压差。

4.根据权利要求3所述的显示器的闸极驱动电路，其特征在于：该第三晶体管的闸极与该第四晶体管的闸极电性连接。

5.根据权利要求1所述的显示器的闸极驱动电路，其特征在于：该第二晶体管的闸极电性连接至该第一节点。

6.一种显示器的闸极驱动电路，其特征在于，所述电路包含：

一第一晶体管，该第一晶体管的第一端耦接至提供一高电位的一第一节点，而该第一晶体管的第二端耦接至一参考电压信号输入端；

一第二晶体管，该第二晶体管的第一端与该第一晶体管的第三端电性连接并在其间形成一第二节点，该第二晶体管的第二端耦接至该参考电压信号输入端，而该第二晶体管的第三端耦接至该第一节点；

一电容，其一端与该第一晶体管和该第二晶体管间的该第二节点电性连接，另一端与一时脉信号输入端电性耦接；以及

至少一晶体管，设置在该第一晶体管和该参考电压信号输入端之间，该至少一晶体管与该第一晶体管串联连接。

7.根据权利要求6所述的显示器的闸极驱动电路，其特征在于：该第一晶体管的第三端为闸极，该第一晶体管的闸极与该至少一晶体管的闸极电性连接。

8.根据权利要求6所述的显示器的闸极驱动电路，其特征在于：当该第一晶体管和该至少一晶体管开启时，该第一节点的电压会被下拉到接近该参考电压信号的电压。

9.根据权利要求6所述的显示器的闸极驱动电路，其特征在于：该第一晶体管的第三端为闸极，而该第二晶体管的第一端为源极或汲极。

10.根据权利要求6所述的显示器的闸极驱动电路，其特征在于：该第一晶体管、该第二晶体管和该至少一晶体管为非晶硅晶体管。

11.一种显示器的闸极驱动电路，其特征在于，所述电路包含：

一第一节点，其会根据一起始信号和一时脉信号，将一高电压水平的驱动信号传送到一输出端，该输出端电性连接至一闸极线；

一第一晶体管，该第一晶体管的第一端耦接至该第一节点，而该第一晶体管的第二端耦接至一参考电压信号输入端；

一第二晶体管，该第二晶体管的第一端与该第一晶体管的第三端电性连接，该第二晶体管的第二端耦接至该参考电压信号输入端，而该第二晶体管的第三端耦接至该第一节点；

一第二节点，位于该第一晶体管和该第二晶体管的连接端；

一电容，其一端与该第一晶体管和该第二晶体管间的该第二节点电性连接，另一端与该时脉信号的输入端电性耦接；以及

至少一晶体管，设置于该第一晶体管和该参考电压信号输入端之间，该至少一晶体管与该第一晶体管串联连接。

12.根据权利要求11所述的显示器的闸极驱动电路，其特征在于，所述电路更包含：

一起始晶体管，设置于该起始信号之输入端和该第一节点之间；以及

一时脉晶体管，设置于该时脉信号之输入端和该第一节点之间。