[发明专利]周期错误检测方法以及周期错误检测电路

说明书

技术领域

本发明的实施方式涉及周期错误检测方法以及周期错误检测电路。

背景技术

以往，在通过处理器的控制执行周期处理的半导体装置中，周期性地产生周期触发的周边电路接受来自于处理器的起动指令而起动，子处理器等模块接受从该周边电路输出的周期触发而开始执行预定的处理。

此时，各模块在其内部计测处理时间，在其处理在预定周期内完成了时，向处理器输出完成通知。

另一方面，在处理没有在预定周期内结束时，向处理器通知表示处理时间超时的信息即“发生周期错误”。在被通知了发生周期错误的情况下，处理器进行异常处理。

这样，以往通过以模块为单位的处理来检测周期错误。但是，此时没有考虑到周期电路的起动和/或完成通知所需要的时间、与处理器处理相关的开销(overhead)等。

因此，即使从各模块输出表示正常处理的完成通知，也会发生作为装置整体的处理、周期处理不及时这样的情况。在该情况下，处理器不进行异常处理，所以有可能出现如下问题：在装置整体的处理上引起重大的故障。

发明内容

根据本实施例，一种周期错误检测方法，对模块的周期处理错误进行检测，该模块由处理器控制执行，该处理器起动按预定周期输出周期触发的周边电路以控制周期处理，该周期错误检测方法的特征在于，包括：

将以所述周期触发作为第一捕获触发从处于捕获计时器(timer)中的通过自由运行而进行向上计数工作的计数器所取得的计数值，作为第一计数值保存于所述寄存器的步骤；将在所述模块的处理开始时施加第二捕获触发而从所述计数器所取得的计数值，作为第二计数值保存于捕获计时器中的寄存器的步骤；将在所述模块的处理结束时施加第三捕获触发而从所述计数器所取得的计数值，作为第三计数值保存于所述寄存器的步骤；所述处理器当接受来自于所述模块的完成通知时，从所述寄存器读出所述第一、第二、第三计数值的步骤；基于所述第一、第二、第三计数值计算出所述模块的处理时间的步骤；和与所述预定周期进行比较以判定周期处理错误有无发生的步骤。

根据其他的实施例，一种周期错误检测电路，其特征在于，具备：周边电路，其按预定周期输出周期触发；处理器，其起动所述周边电路而控制周期处理；模块，其由所述处理器控制执行；捕获计时器，该捕获计时器具备：通过自由运行而进行向上计数工作的计数器和寄存器，该寄存器将以所述周期触发作为第一捕获触发而从所述计数器所取得的计数值作为第一计数值保存，将通过在所述模块的处理开始时输出的第二捕获触发而从所述计数器所取得的计数值作为第二计数值保存，将通过在所述模块的处理结束时输出的第三捕获触发而从所述计数器所取得的计数值作为第三计数值保存；和判定电路，其基于保存于所述寄存器的所述第一、第二、第三计数值计算出所述模块的处理时间，与所述预定周期进行比较以判定周期处理错误有无发生，与来自于所述处理器的要求相应地将所述判定结果向所述处理器发送。

附图说明

图1是表示执行第一实施方式的周期错误检测方法的处理器控制系统的构成的例子的框图。

图2是表示图1的系统的工作顺序的例子的图。

图3是表示周期错误检测处理的流程的例子的图。

图4是表示周期错误检测程序的例子的图。

图5是表示执行第一实施方式的周期错误检测方法的马达控制系统的构成的例子的图。

图6是表示图5的系统的工作顺序的例子的图。

图7是表示具备第二实施方式的周期错误检测电路的马达控制系统的构成的例子的框图。

图8是表示第二实施方式的周期错误检测电路的判定电路的内部构成的例子的电路图。

具体实施方式

下面，关于本实施方式参照附图进行说明。另外，图中对相同或相当部分标注相同的符号，不重复对其的说明。

(第一实施方式)

图1是表示执行第一实施方式的周期错误检测方法的处理器控制系统的构成的例子的框图。

该系统具有对周期处理进行控制的处理器100、通过处理器100而被起动并以预定周期输出周期触发的周边电路110和由处理器100来控制处理的执行的模块120，在本实施方式中，具备捕获计时器1。捕获计时器1具有通过自由运行而进行向上计数工作的计数器11和寄存器12。

接下来，使用图2所示的例子来说明该系统的工作顺序。