[发明专利]一种用于铜互连冗余金属图形的插入算法

说明书

技术领域

本发明涉及集成电路制造技术领域，具体设计一种用于铜互连冗余金属图形的插入算法。

背景技术

随着集成电路制造技术的不断进步，芯片集成度的不断提高，后道互连(back-end interconnect)普遍采用立体化和多层化布线。同时，铜互连线因其较低的电阻率和更好的抗迁移性，比铝线更有利于提高器件密度，提高时钟频率以及降低功耗和成本，因而成为集成电路制造的主流互连技术。大马士革(Damascene)工艺作为实现多层铜金属互连的必要技术，包括：绝缘介质层淀积；连线槽和通孔刻蚀；防扩散金属层以及铜籽晶层的淀积；铜的电镀(Electrochemical Plating，ECP)工艺；铜的化学机械抛光(Chemical Mechanical Polishing，CMP)等一系列工艺过程。其中CMP作为唯一能实现芯片表面全局平坦化的工艺，是实现铜互连的关键技术。

但是化学机械抛光后(Post-CMP)的表面形貌、铜连线和绝缘介质层的厚度存在与版图图形非常相关的变化(variation)。如图1所示Post-CMP后，一些区域，如宽线或图形密集区(high density area)，形成的碟形凹陷(碟形凹陷)和侵蚀(侵蚀)现象，是影响Post-CMP的平坦性的严重缺陷。

ECP后的表面形貌、CMP的研磨特性、芯片表面材质等诸多因素都会影响Post-CMP的形貌。其中ECP形貌和CMP研磨特性都直接受金属线的面积密度、线宽、间距等图形特性影响，导致Post-CMP的碟形凹陷和侵蚀均显示很强的图形相关性。因为碟形凹陷和侵蚀缺陷，互连线横截面积会减少，电阻值增大。

研究表明，在不同间距和线宽情况下，碟形凹陷对互连线电阻的影响在28.7％到31.7％之间，而且随着线宽增加对电阻的影响也变大。此外，如图2所示，后层金属(如图中所示的金属2)的post-CMP形貌会因前层金属层(如图中所示的金属1)的碟形凹陷和侵蚀而变得更加不平坦，形成所谓叠层效应。这种效应会随着金属层数增加而更加恶化，造成工艺和集成上难以克服的困难，并影响产品的良率和可靠性。

现有技术的发展使得可制造性设计技术(Design For Manufacturability，DFM)称为近年来提出的一种针对提高芯片生产良率的先进设计技术，并已经被多款自动化设计软件所支持。该技术通过将制造工艺中可能出现的各种效应和可变性问题提前反馈给设计者，设计者在设计早期预估到工艺可能对电路产生的影响，并以此对版图设计进行优化修改，最终使芯片的生产良率满足预计要求。

针对上文提到的铜的化学机械抛光技术(Cu-CMP)的工艺缺陷，目前业界采用的DFM优化方法通常是在布线设计时在图形空白区域填入冗余金属图形(dummy pattern)，来调节版图的金属密度(pattern density)，使其在各区域尽量一致，以此改善Cu-CMP后金属表面的平坦性。现有的用于冗余金属图形填充的方法大概可以归纳为两类：基于规则的填充方法(rule-based dummy metal fill)和基于模型的填充方法(model-based dummy metal fill)。

基于规则的冗余金属填充方法将版图分为一个个特定尺寸的独立窗口，对密度太小的窗口填充冗余金属，并规定每一个窗口内的金属密度必须在规定的范围内。这样最终在版图空白区域重复填充预先设计的固定的冗余金属图形，使得每个窗口和整体的金属密度达到设计规则的要求。这种填充方法的优点是方法简单、运行时间短及容易实施，版图设计者只需要遵守一些很简单的规则；该方法的缺点是虽然提高了整体金属密度，却忽略一些重要的关键因素，如线宽对化学积雪抛光后平坦性的影响等，因而不能准确控制层间介质和金属的厚度变化。而且这种填充方法的目标是通过最大化金属密度来提高整体金属密度的均匀性，完全没有考虑大量的冗余金属图形会增加后道金属互连的耦合电容，带来信号迟延以及功耗增加等问题。