[发明专利]一种基于硬件的RS485自动收发控制方法及电路

说明书

技术领域

本发明属于RS485现场总线控制领域，尤其涉及一种基于硬件的RS485自动收发控制方法及电路。

背景技术

建议性标准RS485作为一种数据传输的电气规范，由于网络结构接口简单、控制方便、成本低廉、抗共模干扰能力强、在适当的波特率下传输距离远、易于进行网络扩展，因而适用于许多不同的领域，特别是在工业现场作为数据传输链路得到了广泛的应用。

RS485通讯接口电路采用差分电平方式传输，为半双工工作。其主要功能是，将TX发送信号通过“发送器”转换成通讯网络中的差分信号，也可以将通讯网络中的差分信号通过“接收器”转换成RX接收信号。多个RS485节点连接在一起，就可以组成RS485现场总线，实现多个设备之间的通讯。在任一时刻RS485芯片中的“接收器”和“发送器”只能有一个处于工作状态。因此，必须对RS485通讯接口电路进行收/发逻辑的换向控制，保证发送和接收互不影响。

在现有技术RS485接口电路的换向控制方案一般可以归纳为利用软件程序的换向控制和利用硬件电路的换向控制。

利用软件程序的换向控制，如图1所示。在这种方案中，只需要由软件来控制CPU的I/O引脚的电平，而无需增加外部电路，就可以达到控制RS485收发转换的目的。CPU除RX连接RS485收发器芯片的RO引脚、TX连接DI引脚以外，还要有I/O信号连接RS485收发器芯片中的发送器/接收器使能引脚。I/O信号为“1”，则RS485芯片的发送器有效，接收器禁止，此时CPU可以向总线发送数据字节；I/O信号为“0”，则RS485芯片的接收器有效，发送器禁止，此时CPU可以接收来自总线的数据字节。但是，这种控制方法存在以下问题：

1、占用CPU的I/O管脚资源。

2、从软件给CPU端口赋值到真正的使能发送数据之间，存在一定的延时，如果发送到接收的转换时机不当，则会造成数据丢失，使数据帧不完整；

3、接收和发送状态的转换的可靠性受任意节点CPU状态的影响，无法保证系统有良好的抗干扰性。如果总线上某一节点的CPU发生故障，且其正处于RS485发送高电平状态，则导致其余节点无法正常使用RS485总线通信。

4、在有操作系统的多线程运行环境下使用这种方案会增加嵌入式程序的开发难度。

利用硬件电路的换向控制，目前绝大部分是基于反相器的。图2给出一种基于反相器的换向控制方案，当发送信号TX为低电平时，DE/RE使能端为高电平，差分线A、B之间为负电平，接收端驱动器RO脚为低电平；发送信号TX＝1时，DE/RE使能端为低电平，发送驱动器处于高阻状态，VA＝VB＝2.5V，接收端驱动器RO脚由于上拉电阻的作用为高电平。此电路存在以下问题：

1.正常差分线A、B两端为正逻辑、负逻辑和高阻三态，但此电路A、B两端仅有负逻辑和高阻两态。

2.此电路在发送高电平时，总线上所有接口处于接收状态，总线是空闲的，允许其他接口发送数据，因此容易引入总线冲突。发送器处于高阻状态的时间越长，引入总线冲突的几率就越大；

3.此电路在发送高电平时，发送器处于高阻状态，没有有驱动电流存在，因此没有驱动能力，这样在一定程度上降低了接口的抗干扰能力。

为了克服上述问题，人们又进一步在差分线A、B上分别设置了上拉电阻和下拉电阻，见图3。但是却引出了下列问题：

1.为了使TX＝1时，在上拉、下拉电阻的作用下，总线上为高电平，为实现该电平需要使上拉、下拉电阻与终端匹配电阻(120欧姆)具有可比性(即阻值相近)，因此加大了系统电能的消耗，同时加大了先关电阻的负荷，降低了热可靠性。

2.当TX＝0时，AR间为负电平，进一步加大了电阻对于电能的消耗，进一步降低了可靠性。

3.由于上拉、下拉电阻的存在，改变了总线的阻抗，降低了RS485总线的抗干扰能力和总线所能支持的节点数量；同时上拉、下拉电阻驱动能力有限，也会进一步降低总线的抗干扰能力。