[发明专利]信号同步装置

权利要求书

1.一种信号同步装置，包含：

一触发模块，用以根据一第一时钟信号取样一输入信号以产生一呈脉冲的触发信号，其中所述第一时钟信号对应所述输入信号；

一第一储存单元，用以根据所述触发信号将所述第一储存单元的一第一输出端拉至一第一逻辑电平，并根据一反馈重设信号将所述第一输出端由所述第一逻辑电平拉至与所述第一逻辑电平相反的一第二逻辑电平以形成一第一脉冲信号；及

一同步模块，根据所述第一脉冲信号来进行同步转换以输出对应于一第二时钟信号的频率的一输出信号，并根据所述输出信号产生所述反馈重设信号。

2.根据权利要求1所述的信号同步装置，其中，所述触发模块包括：

一锁存器，用以于所述第一时钟信号处于高、低电平其中之一时被使能，以提供一追随所述输入信号的逻辑电平的锁存信号；及

一与逻辑器，用以将所述锁存信号与所述第一时钟信号进行与逻辑运算而产生所述触发信号。

3.根据权利要求1所述的信号同步装置，其中，所述同步模块包括：

一第二储存单元，用以根据所述第二时钟信号对所述第一脉冲信号取样，以产生一相位延迟于所述输入信号的第二脉冲信号；及

一第三储存单元，用以根据所述第二时钟信号对所述第二脉冲信号取样，以产生一相位延迟于所述第二脉冲信号的第三脉冲信号；

其中，所述同步模块根据所述第一脉冲信号或所述第三脉冲信号来产生所述输出信号。

4.根据权利要求3所述的信号同步装置，其中，所述同步模块还包括：

一多路复用器，用以接收所述第一脉冲信号、所述第三脉冲信号以及一控制信号，所述多路复用器根据所述控制信号来选择所述第一脉冲信号及所述第三脉冲信号的其中之一作为所述输出信号；

其中，当所述第一时钟信号与所述第二时钟信号不同步时，所述多路复用器选择所述第三脉冲信号作为所述输出信号。

5.根据权利要求3所述的信号同步装置，其中，所述第二、第三储存单元还分别受一外部重设信号控制以决定是否将所述第二、第三脉冲信号设为一重设电平。

6.根据权利要求3所述的信号同步装置，其中，所述第一、第二、第三储存单元分别是一D型触发器。

7.根据权利要求1所述的信号同步装置，其中，所述同步模块包括：

一或逻辑器，用以对所述输出信号与一外部重设信号进行或逻辑运算以产生所述反馈重设信号。

8.一种信号同步装置，包含：

一触发模块，用以根据一第一时钟信号取样一输入信号以产生一触发信号，其中所述第一时钟信号对应所述输入信号；

一第一储存单元，用以根据所述触发信号将所述第一储存单元的一第一输出端拉至一第一逻辑电平，并根据一反馈重设信号将所述第一输出端由所述第一逻辑电平拉至与所述第一逻辑电平相反的一第二逻辑电平以形成一第一脉冲信号；及

一同步模块，根据所述第一脉冲信号来进行同步转换以输出对应于一第二时钟信号的频率的一输出信号，并根据所述输出信号产生所述反馈重设信号；

其中所述第一时钟信号与所述第二时钟信号不同步。

9.根据权利要求8所述的信号同步装置，其中，所述触发模块包括：

一锁存器，用以于所述第一时钟信号处于一使能电平时被使能，以提供一追随所述输入信号的逻辑电平的锁存信号；及

一与逻辑器，用以将所述锁存信号与所述第一时钟信号进行与逻辑运算而产生所述触发信号。

10.根据权利要求8所述的信号同步装置，其中，所述同步模块包括：

一第二储存单元，用以根据所述第二时钟信号对所述第一脉冲信号取样，以产生一相位延迟于所述输入信号的第二脉冲信号；及

一第三储存单元，用以根据所述第二时钟信号对所述第二脉冲信号取样，以产生一相位延迟于所述第二脉冲信号的第三脉冲信号；

其中，所述同步模块根据所述第三脉冲信号来产生所述输出信号。

11.一种信号同步装置，用以将对应一第一时钟信号的频率的一输入信号转换为对应一第二时钟信号的频率的一输出信号，其包含：

一触发模块，用以根据所述第一时钟信号取样所述输入信号以产生一触发信号；

一第一储存单元，用以根据所述触发信号对一第一逻辑电平进行取样而将所述第一储存单元的一第一输出端拉至所述第一逻辑电平，并根据一反馈重设信号将所述第一输出端由所述第一逻辑电平拉至与所述第一逻辑电平相反的一第二逻辑电平以形成一第一脉冲信号；及

一同步模块，根据所述第一脉冲信号来进行同步转换以输出所述输出信号，并根据所述输出信号产生所述反馈重设信号。