[发明专利]叠置集成电路器件的晶体管的技术和构造有效
| 申请号: | 201180075597.0 | 申请日: | 2011-12-28 |
| 公开(公告)号: | CN104170091A | 公开(公告)日: | 2014-11-26 |
| 发明(设计)人: | R·皮拉里塞泰;C·C·郭;H·W·田;G·杜威;W·拉赫马迪;V·H·勒;M·拉多萨夫列维奇;J·T·卡瓦列罗斯;N·慕克吉 | 申请(专利权)人: | 英特尔公司 |
| 主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336 |
| 代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 王英;陈松涛 |
| 地址: | 美国加*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 集成电路 器件 晶体管 技术 构造 | ||
1.一种装置,包括:
半导体衬底;
形成在所述半导体衬底上的多个鳍状结构,其中,所述多个鳍状结构中的个体鳍状结构包括:
设置在所述半导体衬底上的第一隔离层,
设置在所述第一隔离层上的第一沟道层,
设置在所述第一沟道层上的第二隔离层,和
设置在所述第二隔离层上的第二沟道层;以及
栅极端子,所述栅极端子与所述第一沟道层电容性耦合以控制流经第一晶体管的所述第一沟道层的电流的流动,并且与所述第二沟道层电容性耦合以控制流经第二晶体管的所述第二沟道层的电流的流动。
2.根据权利要求1所述的装置,其中,所述个体鳍状结构进一步包括其中所述个体鳍状结构仅包括所述第一沟道层的单沟道区和其中所述个体鳍状结构包括所述第一沟道层和所述第二沟道层两者的第二沟道区。
3.根据权利要求2所述的装置,进一步包括:
与所述单沟道区中的所述第一沟道层电气耦合的第一接触部;
与所述双沟道区中的所述第二沟道层电气耦合的第二接触部;以及
与所述双沟道区中的所述第一沟道层和所述第二沟道层电气耦合的共用接触部。
4.根据权利要求3所述的装置,其中:
所述栅极端子被设置在所述第一接触部与所述共用接触部之间,以控制电流在所述第一接触部与所述共用接触部之间的流动;并且
所述栅极端子被设置在所述第二接触部与所述共用接触部之间,以控制电流在所述第二接触部与所述共用接触部之间的流动。
5.根据权利要求3所述的装置,其中:
所述第一晶体管和所述第二晶体管共享所述共用接触部;并且
所述第一晶体管和所述第二晶体管形成反相器。
6.根据权利要求5所述的装置,其中:
所述第一晶体管是集成电路器件的上拉晶体管或下拉晶体管;并且
所述第二晶体管是所述集成电路器件的上拉晶体管或下拉晶体管。
7.根据权利要求6所述的装置,其中:
所述第一晶体管是下拉晶体管;并且
所述第二晶体管是上拉晶体管。
8.根据权利要求7所述的装置,其中,所述集成电路器件是存储器器件,所述装置进一步包括:
字线栅极端子,所述字线栅极端子与所述单沟道区中的所述第一沟道层电容性耦合以控制流经第三晶体管的第一沟道层的电流的流动;以及
位线接触部,所述位线接触部与所述单沟道区中的所述第一沟道层电气耦合。
9.根据权利要求8所述的装置,其中,所述第三晶体管是与所述第一晶体管和所述第二晶体管共享所述共用接触部的所述存储器器件的传输门晶体管。
10.根据权利要求8所述的装置,其中,所述存储器器件是静态随机存取存储器(SRAM)器件。
11.根据权利要求8所述的装置,其中:
所述栅极端子和所述位线栅极端子被设置在层间电介质材料(ILD)的第一层中;并且
所述第一接触部、所述第二接触部、所述共用接触部和所述位线接触部被设置在ILD材料的第二层中,所述ILD材料的第二层设置在所述ILD材料的第一层和所述栅极端子上。
12.根据权利要求3所述的装置,其中,所述栅极端子、所述第一接触部、所述第二接触部和所述第三接触包括铜(Cu)、金(Au)、钨(W)、钛(Ti)、钽(Ta)、铂(Pt)、镍(Ni)、钴(Co)、铑(Rh)、钌(Ru)、钯(Pd)、铪(Hf)、锆(Zr)或铝(Al)中的至少之一。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201180075597.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:LED驱动电路
- 下一篇:图像形成系统以及日志管理方法
- 同类专利
- 专利分类





