[发明专利]制造半导体器件的方法

说明书

本发明涉及制造用于半导体器件的基板的方法以及用于半导体器件的基板。特别地，本发明涉及一种用于提高半导体器件、特别是功率半导体器件和/或光伏器件的性能的制造用于半导体器件的基板的方法以及用于半导体器件的基板。

功率半导体器件是用作例如功率电子电路，集成电路等中的开关或整流器的半导体器件。光伏器件包括配置为将电磁辐射转换为电能的半导体器件。通常，功率半导体器件或光伏器件结构使用pn结，且使器件内的电场强度在此器件的p-型材料及n-型材料之间的界面区(例如内部冶金结)处达到最大。功率半导体器件例如可包括GaN基肖特基二极管。光伏器件可包括例如太阳能电池。

半导体材料中的缺陷和/或位错影响在半导体材料上方生长的表面层的质量。另外，例如通过沉积在表面层之上提供的额外层也可能受缺陷和/或位错影响。在功率半导体器件或光伏器件中，缺陷和/或位错(例如，如半导体层内部中存在的穿透位错)例如分别通过影响器件的击穿电压或通过影响能量转换而使器件性能劣化。功率半导体器件中差的击穿电压会阻碍高电压下的高性能。

为处理缺陷，需要使用具有低缺陷密度的昂贵且大块的原料，如大块的GaN晶片。为减低缺陷在多层结构中造成的影响，现有技术文献WO 2008/141324A2提出一种方法，其中用掩模材料覆盖一个外延层中存在的表面缺陷，之后在具有覆盖物的第一覆盖层上方生长下一层。另一方法公开于US 2004/0067648A1中。在一层的生长期间，在位错的每一端形成多个蚀坑。接着，在每个蚀坑的内表面上提供非晶涂膜以避免在其上生长晶体。随后，继续同一层的生长，而非晶涂膜区域上方的位错密度被描绘为得以降低。

本发明的目的是提供一种制造用于半导体器件的基板的方法以及用于半导体器件的基板，其可基于使用薄膜同时得到提高的器件效能。

本发明的目的用一种制造用于半导体器件的基板的方法达成，所述用于半导体器件的基板包括具有不同电特性的第一层与第二层之间的界面区、以及暴露表面，其中至少所述第二层包括多个缺陷和/或位错，所述方法包括以下步骤：a)移除所述缺陷和/或位错的一个或多个位置处的材料，从而形成多个坑，其中所述坑与所述界面区相交，以及b)将所述坑钝化。

通过移除所述缺陷和/或位错的一个或多个位置处的材料及钝化这些区域，在缺陷和/或位错附近的区域也可被钝化，从而可实现功率器件和/或光伏器件的提高的性能。

优选地，钝化步骤可包括以电介质材料至少部分填充坑。通过以电介质材料填充坑，由于改进和有效的钝化，可实现功率器件和/或光伏器件的提高的性能。

优选地，第一层可包括具有第一杂质的半导体材料，第二层可包括具有与所述第一杂质不同的第二杂质的半导体材料。第一杂质和第二杂质可为p型或n型掺杂的掺杂物元素。特别地，界面区可为冶金结，其中冶金结是通过将包括具有第一杂质的半导体材料的第一层与包括具有第二杂质的半导体材料的第二层接合而形成的结。例如，在具有pn结的二极管中，分隔p型半导体材料及n型半导体材料的界线为界面区或冶金结。通过使材料被移除的区域与界面区相交，从具有最高电场的区域移除缺陷和/或位错。

优选地，移除材料的步骤可包括优先在缺陷的一个或多个位置处蚀刻暴露表面使得在表面缺陷的位置处形成一个或多个坑或者使已存在的坑进一步暴露的步骤。此处的词语“缺陷”用于指示材料中的任意穿透位错、环位错、堆垛层错和晶界。坑优选地足够大以使从表面移除无序材料，如此使坑通过界面区与半导体层内部中存在的缺陷和/或位错相交。这种蚀刻允许选择性地或优先性地将具有缺陷和/或位错的区域移除，并留下无缺陷区域。

优选地，电介质材料可从氧化硅、氮化硅及其混合物中选择。由上述材料中选出的电介质材料有助于抑制随后设置在电介质材料上方的层中的缺陷和/或位错。

优选地，电介质材料可完全填充在步骤a)中被移除材料的区域。通过完全填充被蚀刻区域，可得到实质上无缺陷的表面层。此填充可通过在层的表面上沉积或生长或另外放置电介质材料以封闭坑的表面开口并覆盖坑壁的任何暴露部分但暴露表面中远离坑的那些完整部分而进行。

优选地，此方法可包括在步骤b)后抛光半导体器件的表面的步骤，其中半导体器件结构的表面被抛光，直至恢复第二层的表面。在以电介质材料填充蚀刻区域后，可将用于半导体器件的基板表面抛光以使表面为实质上没有缺陷和/或位错的表面。如此，表面可具有高质量并准备好进行后续的制造步骤，包括在用于半导体器件的基板上方例如通过沉积或生长而提供额外层。