[发明专利]半导体装置及其制造方法、电源装置

说明书

技术领域

本发明涉及半导体装置及其制造方法、电源装置。

背景技术

使用氮化镓（GaN）系半导体的半导体装置因其物性特征而可作为高耐压、可高速运行的器件，其在例如服务器系统等中的应用一直备受期待。

作为例如GaN系肖特基势垒二极管、GaN系纵型晶体管等GaN系半导体装置的器件属性，导通电阻和耐压是重要的，这些属性基本上由GaN系半导体装置所具有的漂移层决定。

然而，导通电阻和耐压属于此消彼长的关系，因此，若导通电阻降低，则耐压降低。所以，在以往的使用Si、SiC的半导体装置中，如图28所示，漂移层采用超结（super junction）结构。

具有这种超结型漂移结构的半导体装置包括具有在水平方向（横向）交互配置p型半导体层和n型半导体层、使pn接合面在垂直方向（纵向）延伸的结构的漂移层。具有这种结构的漂移层可通过反复进行离子注入和重结晶生长或可通过沟槽形成、埋置生长和研磨而实现。具有这种超结型漂移结构的半导体装置可通过提高n型半导体层的施主浓度来降低导通电阻，另一方面，断开时，沿pn接合面延伸的空乏层向水平方向扩展，因而能提高耐压。

专利文献：

专利文献1：日本特开2007-12858号公报

专利文献2：日本特开2002-9083号公报

发明内容

然而，在通过反复进行离子注入和重结晶生长来形成具有上述超结型漂移结构的半导体装置的漂移层时，工序复杂，费时，成本高。此外，在将上述超结型漂移结构用于GaN系半导体装置时，由于GaN系半导体是非常难以通过离子注入进行p型化的材料，因此，通过反复进行离子注入和重结晶生长来形成漂移层极为困难。

另一方面，在通过沟槽形成、埋置生长和研磨来形成具有上述超结型漂移结构的半导体装置的漂移层时，需要蚀刻、研磨。因此，与通过反复进行离子注入和重结晶生长来形成漂移层时相比，工序还要复杂化，还要费时，成本还要高。这点在将上述超结型漂移结构用于GaN系半导体装置时也是一样的。

如上所述，对GaN系半导体装置而言，在减少制造成本和工艺工时的同时实现上述超结型漂移结构是极其困难的。

所以，希望在减少制造成本和工艺工时的同时实现与采用以往的超结型漂移结构时具有同等性能、即具有同等的导通电阻和耐压的GaN系半导体装置。

本半导体装置及电源装置包括具有使多个量子点层层叠而成的结构的漂移层（drift layer），该量子点层具有含有In_xGa_1-xN（0≤x≤1）的量子点和埋置量子点、含有n型In_x（Ga_yAl_1-y）_1-xN（0≤x≤1、0≤y≤1）的埋置层（embedding layer）。

本半导体装置的制造方法包括使具有含有In_xGa_1-xN（0≤x≤1）的量子点和埋置量子点、含有n型In_x（Ga_yAl_1-y）_1-xN（0≤x≤1、0≤y≤1）的埋置层的量子点层多个层叠、形成漂移层的工序。

因此，根据本半导体装置其及制造方法、电源装置，其具有以下优点：能在减少制造成本和工艺工时的同时实现与采用以往的超结型漂移结构时具有同等性能、即具有同等的导通电阻和耐压的半导体装置和电源装置。

附图说明

图1是显示第1实施方式的半导体装置的构成的示意截面图。

图2是用于说明第1实施方式的半导体装置中的量子点部分发生p型化的示意图。

图3是用于说明第1实施方式的半导体装置中的量子点部分发生p型化的能带图。

图4：图4（A）是显示在以往的超结型漂移结构的情况下的电子密度分布的图，图4（B）是显示在第1实施方式的InGaN点埋置型漂移结构的情况下的电子密度分布的图。

图5是显示在n－GaN单一漂移结构、以往的超结型漂移结构、第1实施方式的InGaN点埋置型漂移结构这三种情况下的电流－电压特性（I－V特性）的图。

图6：图6（A）～图6（D）是用于说明第1实施方式的半导体装置的制造方法的示意截面图。

图7：图7（A）～图7（C）是用于说明第1实施方式的半导体装置的制造方法的示意图，图7（A）、图7（B）是截面图，图7（C）是平面图。

图8是显示第2实施方式的半导体装置的构成的示意截面图。