[发明专利]根据鳍片FET工艺制造电阻器的结构和方法

说明书

技术领域

本发明涉及包括与鳍片FET结构及其制造方法兼容的电阻器的半导体结构。

背景技术

对于不断增加的设备密度的追求在互补金属氧化物半导体（CMOS）技术中尤为强烈，例如在场效应晶体管（FET）的设计和制造中。FET是当前集成电路的基本电器件，并且用于几乎所有类型的集成电路设计（例如，微处理器、存储器等）。FET可以在传统衬底上形成。

鳍片FET（即，在高度大于宽度的半导体鳍片上形成的场效应晶体管）的出现显著改变了传统平面场效应晶体管的处理步骤。例如，半导体鳍片通过构图绝缘体上半导体（SOI）衬底的顶部半导体层而形成。这样，采用半导体衬底的上部作为下板的传统平面电容无法在包括鳍片FET的衬底上形成。

电阻器是具有与其关联的电阻的器件。电阻器通常在电器件中使用，用于进行保护、操作和/或电流控制。因此，电阻器在当前的模拟和数字电路设计中发挥着重要的作用。使用基于鳍片的技术要求重新设计用于电阻器（BR）、上跨式电阻器（Ops）以及硅化物电阻器的当前CMOS电阻器方案。

发明内容

本发明涉及包括与鳍片FET结构以及制造所述鳍片FET结构的方法兼容的电阻器的半导体结构。本发明一方面是提供一种根据标准鳍片FET工艺制造并联电阻器电路的技术。例如，在第一方面，所述并联电阻器半导体的所述结构包括第一和至少第二鳍片结构。所述第一和至少第二鳍片结构中的每一者具有垂直定向的半导体主体。所述垂直定向的半导体主体包括垂直表面。所述结构进一步包括位于所述第一和至少第二鳍片结构中的每一者中的掺杂区。一定浓度的掺杂剂离子位于所述半导体主体中以形成第一电阻器和至少第二电阻器。所述结构进一步包括形成在所述第一和至少第二鳍片结构的所述掺杂区的外部部分上的一对合并鳍片。所述一对合并鳍片被电连接，以便所述第一和至少第二电阻器相互并联电连接。

在本发明的第二方面，一种形成结构的方法包括形成第一和至少第二鳍片结构。所述第一和至少第二鳍片结构中的每一者具有垂直定向的半导体主体。所述垂直定向的半导体主体包括垂直表面。所述方法进一步包括在所述第一和至少第二鳍片结构中的每一者中形成掺杂区。一定浓度的掺杂剂离子位于所述半导体主体中以形成第一电阻器和至少第二电阻器。所述方法进一步包括在所述第一和至少第二鳍片结构的所述掺杂区的外部部分上形成一对合并鳍片。所述一对合并鳍片被电连接，以便所述第一和至少第二电阻器相互并联电连接。

在本发明的第三方面，一种包括至少一个并联电阻器电路的集成电路包括第一和至少第二鳍片结构。所述第一和至少第二鳍片结构中的每一者具有垂直定向的半导体主体。所述垂直定向的半导体主体包括垂直表面。所述电路进一步包括位于所述第一和至少第二鳍片结构中的每一者中的掺杂区。一定浓度的掺杂剂离子位于所述半导体主体中以形成第一电阻器和至少第二电阻器。所述电路进一步包括形成在所述第一和至少第二鳍片结构的所述掺杂区的外部部分上的一对合并鳍片。所述一对合并鳍片被电连接，以便所述第一和至少第二电阻器相互并联电连接。

有利地，上述技术提供不需要重新设计当前CMOS电阻器方案的技术。

通过结合附图阅读下面对本发明的示例性实施例的详细描述，本发明的上述和其它目标、特征和优点将变得显而易见。

附图说明

图1示出根据本发明的示例性实施例的半导体结构。

图2A-2C示出根据本发明的示例性实施例的半导体结构的由上自下的视图（图2A）、沿图2A中的平面A-A的横截面图（图2B）以及等距视图（图2C）。

图3A-3C示出根据本发明的示例性实施例的半导体结构的由上自下的视图（图3A）、沿图3A中的平面B-B的横截面图（图3B）以及等距视图（图3C）。

图4A-4C示出根据本发明的示例性实施例的半导体结构的由上自下的视图（图4A）、沿图4A中的平面C-C的横截面图（图4B）以及等距视图（图4C）。

图5A-5D示出根据本发明的示例性实施例的半导体结构的由上自下的视图（图5A）、沿图5A中的平面D-D的横截面图（图5B）以及两个等距视图（图5C-5D）。

图6A-6C示出根据本发明的示例性实施例的半导体结构的由上自下的视图（图6A）、沿图6A中的平面E-E的横截面图（图6B）以及等距视图（图6C）。

图7A-7B示出根据本发明的示例性实施例的具有一对合并鳍片的半导体结构的由上自下的视图（图7A）以及等距视图（图7B）。