[发明专利]具有用于泄漏抵消的保持节点的像素传感器基元和制造方法以及设计结构

说明书

技术领域

本发明涉及半导体结构和制造方法，更具体地，涉及具有用于泄漏抵消的保持节点的参考像素传感器基元（例如全局快门（shutter））、制造和设计结构的方法。

背景技术

使用滚动快门方法捕获CMOS图像传感器中的图像。在滚动快门操作中，图像被逐行捕获，其中对于给定行，可在其光转换单元中捕获图像，转移到浮动扩散节点，且随后在移动到下一行之前读出像素到列采样电路。该操作重复直到捕获所有的行，并顺序或以其他顺序读出。以这种方法，捕获的每行实际上表示不同时间的对象（图像）。因此，对于高度动态的对象（例如，诸如以非常高的速率移动的物体），滚动快门方法可创建图像伪影。

全局快门方法被用来解决这种捕获高速对象的图像伪影问题。对于全局快门操作，对于所有的行和列，精确地同时在像素的光转换单元中对于整个帧捕获图像。信号随后被转换为浮动扩散（FD）节点，其中其等待直到其被逐行从成像器阵列中读出。全局快门方法解决了捕获高速对象的图像捕获的问题，但也带来了对像素的全局快门效率的担忧。

在滚动快门方法中，图像信号被保持在浮动扩散的时间要显著少于其在光转换单元（例如光电二极管）中的实际曝光时间。因此，浮动扩散的产生速率的贡献是数量级小于光转换结构（例如光电二极管）的积分时间期间的产生速率。在浮动扩散上的保持时间对于成像器阵列中的所有像素是恒定的。

但是对于全局快门方法，图像信号被以变化量的时间保持在浮动扩散上，第一行仅等待读出单行的时间，而最后一行信号在浮动扩散上等待全帧读出时间。因此，在浮动扩散节点上发生的任何产生或泄漏可对从成像器读出信号具有重大影响。像素的全局快门效率是由从像素读出的信号与像素捕获的初始信号之间的比率确定的。理想地，读出的信号正好是捕获的信号。

为了改善全局快门效率，有必要降低在浮动扩散上保持的信号的改变量。各种现象可影响该效率，诸如在浮动扩散中收集的光子产生的载流子、到基板的浮动扩散结泄漏以及穿过复位门（RG）到Vdd节点的浮动扩散泄漏。

即使利用所有可用的过程变化和添加来最小化浮动扩散上的泄漏，总是在浮动扩散节点上存在某些程度的光子引起的泄漏，且由此全局快门效率永远不会是100%。因此，本领域存在解决上述不足和限制的需求。

发明内容

在本发明的第一方面，一种像素阵列，包括在整个有源光感测区域中局部分散的一个或多个参考像素传感器基元。所述一个或多个参考像素传感器基元提供参考信号，所述参考信号用于校正光子产生的泄漏信号，所述光子产生的泄漏信号在所述有源光感测区域内局部变化的。

在本发明的另一个方面，一种像素阵列包括参考像素传感器基元，所述参考像素传感器基元包括连接到Vdd或参考电压线路以被持续保持在复位模式中的全局快门门（gate），以便所述参考像素传感器基元不被进入所述参考像素传感器基元的光电二极管的光子所影响。

在本发明的又一个方面，一种制造像素传感器基元阵列的方法，包括形成有源像素传感器基元，具有连接到快门布线线路的全局快门门。该方法还包括形成与所述有源像素传感器基元邻近的参考像素传感器基元。所述参考像素传感器基元具有连接到参考电压的全局快门门，以便所述参考像素传感器基元不会被进入所述参考像素传感器基元的光电二极管的光子所影响。

在本发明的又一个方面，提供了一种有形地体现在计算机可读存储介质上的设计结构，用于设计、制造或测试集成电路。该设计结构包括本发明的结构。在进一步的实施例中，一种在机器可读的数据存储介质上编码的硬件描述语言（HDL）设计结构包括元件，当所述元件在计算机辅助设计系统中被处理时产生像素传感器基元（PSC）的机器可执行表示，其包括本发明的结构。在又一些实施例中，提供了一种计算机辅助设计系统中的方法，用于产生PSC的功能性设计模型。该方法包括产生PSC的结构元件的功能性表示。

在本发明的又一些方法，提供了一种补偿像素阵列中的泄漏的方法。该方法包括提供已知电压信号给邻近有源像素传感器基元的参考像素传感器基元。该方法还包括读出所述参考像素传感器基元的输出电压信号，并将所述泄漏计算为已知电压信号和输出电压信号之间的差。该方法还包括将所计算的泄漏添加到所述有源像素传感器基元中的输出电压信号。

附图说明

现在将参考多个附图以本发明的示例性实施例的非限制性实例的方式详细描述本发明。

图1示出了根据本发明方面的有源像素传感器基元的示例性电路图；

图2示出了根据本发明方面的参考像素传感器基元的示例性电路图；