[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体装置及其制造方法，特别是涉及碳化硅功率半导体器件。

背景技术

就功率半导体器件而言，其是用于在高耐压下流通大电流的用途的半导体元件，且被期望低损失。另外，最近还在高速反相器上使用功率半导体器件。在这样的用途中也要求高速工作。

功率半导体器件历来使用硅(Si)基板制作。但是近年来，使用碳化硅(SiC)基板的功率半导体器件受到注目，其开发得以推进(例如，参照专利文献1～4等)。

碳化硅的材料本身的电介质击穿电压比硅高一个数量级。因此，如果使用碳化硅制作功率半导体器件，即使减薄pn结部和肖特基结部的耗尽层，也能够维持反向耐压。因此，通过减小器件的厚度、提高碳化硅层的掺杂质浓度，能够实现导通电阻低、高耐压且低损失的功率半导体器件。另外，碳化硅的电子饱和速度是硅的大约2倍，能够实现高速工作。

以下，说明现有的碳化硅功率半导体器件。

图11所示的碳化硅半导体装置1000，是n型、平面型、纵型的金属-绝缘体-半导体场效应晶体管(metal-insulator-semiconductor field effecttransistor：以下，简称为MISFET)。碳化硅半导体装置1000具备由n⁺型的SiC构成的半导体基板101。在半导体基板101的主表面上，设有由碳化硅构成的n^-型的第一外延层120。在第一外延层120的表层部的规定区域，设有具有规定的深度的p型的体区(阱区)104。第一外延层120的体区104以外的部分为漂移区102。在体区104的表面邻域，设有n⁺型的杂质区(源区)103。另外，在体区104内，设有接触区201。一般为了降低接触区201的表面的接触电阻以及接触区201本身的电阻，接触区201具有被称为box profile(ボツクスプロフアイル)的从表面大体上浓度固定的杂质特性。以覆盖体区104的表层部分的方式，配置使杂质区103和漂移区102连结的第二外延层105。在第二外延层105的表面，经由栅极绝缘膜107设有栅极电极108。

以覆盖栅极电极108的方式，在第一外延层120的表面设有层间绝缘膜109。在层间绝缘膜109上设有露出杂质区103和接触区201的接触孔，在接触孔内设有第一欧姆电极(源极)122，还设有配线110。另外，使栅极电极108露出的接触孔设于层间绝缘膜109上，在接触孔内设有配线112。在配线112和栅极电极108之间设有金属硅化物层123。在半导体基板101的背面设有第二欧姆电极(漏极)111。

在图11所示的半导体装置1000中，通过向第一欧姆电极122和栅极电极108之间外加电压，对栅极绝缘膜107提供电场，在第二外延层105蓄积型沟道41受到感应，而使载流子在第一欧姆电极122和第二欧姆电极111之间流动。

接触区201例如通过将铝离子注入第一外延层120而被形成。在碳化硅内，作为p型杂质的铝离子几乎不发生热扩散。因此，在形成图11所示的接触区201时采用的方法是，通过在注入能不同的条件下进行多次的离子注入，使深度方向的杂质浓度分布大体上一定(box profile)。

另一方面，在专利文献5中提出有一种方法，其为了降低接触电阻，在注入杂质之后进行氢刻蚀等，由此使杂质的峰值配置在碳化硅表面附近。

先行技术文献

专利文献

专利文献1：特开平10-308510号公报

专利文献2：专利第3773489号公报

专利文献3：专利第3784393号公报

专利文献4：专利第3527496号公报

专利文献5：特开2001-332508号公报

接触区201承担着使体区104和第一欧姆电极122处于同电位的作用。另外，因为接触区201内的导电性需要充分确保，所以优选接触区201的杂质浓度高的方法。因此，接触区201按照在深度方向含有均匀的高浓度的杂质、且在接触区201的底面与体区104接触的方式设置。

一般来说，在碳化硅层中杂质难以扩散。因此，通过在注入能不同的条件下进行多段的离子注入，从而在接触区201的深度方向形成均匀浓度的杂质特性。但是，用于形成接触区201所需要的时间长、且对离子注入机的负荷大这样的课题存在。