[发明专利]存储器装置及系统中的引导分区

说明书

技术领域

本发明大体来说涉及半导体存储器装置、方法及系统，且更特定来说涉及存储器装置及系统中的引导分区。

背景技术

通常提供存储器装置作为计算机及其它电子装置中的内部半导体集成电路及/或外部可装卸装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变随机存取存储器(PCRAM)及快闪存储器以及其它存储器。

快闪存储器装置可用作各种各样的电子应用的易失性及非易失性存储器。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功率消耗的单晶体管存储器单元。快闪存储器的使用包含用于固态驱动器(SSD)、个人计算机、个人数字助理(PDA)、数码相机、蜂窝式电话、便携式音乐播放器(例如，MP3播放器)及电影播放器以及其它电子装置的存储器。例如程序代码的数据、用户数据及/或例如基本输入/输出系统(BIOS)的系统数据通常存储于快闪存储器装置中。

两种常见类型的快闪存储器阵列架构为“NAND”及“NOR”架构，如此称谓是因为每一者的基本存储器单元配置所布置成的逻辑形式。NAND阵列架构将其存储器单元阵列布置成一矩阵使得所述阵列的“行”中的每一存储器单元的控制栅极耦合到(且在一些情况中形成)存取线，所述存取线在此项技术中通常称作“字线”。然而，每一存储器单元并不通过其漏极直接耦合到数据线(其在此项技术中通常称作数字线，例如位线)。而是，所述阵列的存储器单元源极到漏极地一起串联耦合在共用源极与数据线之间，其中共同耦合到特定数据线的存储器单元称作“列”。

可将NAND阵列架构中的存储器单元编程到所要状态。举例来说，可将电荷置于存储器单元的电荷存储节点上或从所述电荷存储节点移除电荷以将所述单元置于一定数目个经编程状态中的一者中。举例来说，单电平单元(SLC)可表示两个状态，例如1或0。快闪存储器单元还可存储两个以上的状态，例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110及1110。此些单元可称作多电平单元(MLC)。MLC可允许在不增加存储器单元的数目的情况下制造较高密度存储器，因为每一单元可表示一个以上数字，例如，一个以上位。举例来说，能够表示四个数字的单元可具有十六个经编程状态。

存储器系统可包含例如计算机的主机及以各种组合使用以为所述主机提供存储器的各种类型的存储器。举例来说，存储器系统可包含主机及耦合到所述主机的外部存储器装置。举例来说，所述外部存储器装置可为快闪存储器装置。另外，举例来说，所述外部存储器装置可为经由例如USB连接的接口耦合到主机的可装卸存储器装置。

所述外部存储器装置可包含(例如，存储)用于引导存储器系统的系统引导代码。举例来说，响应于存储器系统的引导事件，可从外部存储器装置将引导代码(例如，表示引导代码的数据)加载到主机，且所述主机可使用所述引导代码来引导存储器系统。然而，存储于存储器装置中的引导代码对于主机的用户可能为可见的。

发明内容

附图说明

图1图解说明根据本发明的一个或一个以上实施例具有一定数目个物理块的存储器阵列的一部分的图示。

图2图解说明根据本发明的一个或一个以上实施例的存储器装置的框图。

图3图解说明根据本发明的一个或一个以上实施例的存储器系统的框图。

具体实施方式

本发明包含存储器装置及系统中的引导分区以及与其相关联的方法。一个或一个以上实施例包含存储器单元阵列，其中所述阵列包含一引导分区及一定数目个额外分区。顺序逻辑单元识别符与所述额外分区相关联，且不和所述顺序逻辑单元识别符成序列的逻辑单元识别符与所述引导分区相关联。

本发明的实施例可防止用户观看到包含(例如，存储)于存储器装置中的引导分区，例如引导代码。举例来说，存储器装置中的引导分区对于耦合到所述存储器装置的主机的用户可为不可见的。也就是说，所述引导分区对于用户可为隐藏的。

在本发明的以下详细描述中，参考形成本发明的一部分的附图，且其中以图解说明的方式展示可如何实践本发明的一定数目个实施例。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可做出过程、电及/或结构改变，此并不背离本发明的范围。