[发明专利]交叉点型电阻变化非易失性存储装置

权利要求书

1.一种交叉点型电阻变化非易失性存储装置，

该交叉点型电阻变化非易失性存储装置具有：

衬底；以及

形成于所述衬底上并配置了多个存储器单元的存储器单元阵列，所述存储器单元具有电阻变化元件和双向的电流控制元件，所述电阻变化元件通过被施加极性不同的电压而在低电阻状态和高电阻状态这至少两种状态间可逆地变化，所述双向的电流控制元件与所述电阻变化元件串联连接并具有非线性的电流电压特性，

所述各个存储器单元形成于多个位线与多个字线的各个交点位置，并且被夹在该位线和该字线之间，该多个位线形成多个层并沿X方向延伸，该多个字线形成所述位线之间的各个层并沿Y方向延伸，

在将从该位线观察时形成于该位线与上方的所述字线的交点位置的所述存储器单元作为奇数层的存储器单元，将从该位线观察时形成于该位线与下方的所述字线的交点位置的所述存储器单元作为偶数层的存储器单元，将按照沿层重叠的方向即Z方向排列的所述多个位线组的每个位线组而构成的、沿所述Y方向排列配置的多个XZ面分别作为垂直阵列面的情况下，

所述各个垂直阵列面共同具有垂直地贯通所述各个垂直阵列面的所述多个字线，

在所述各个垂直阵列面中，所有偶数层的所述位线共同与在Z方向上相连的第1通孔连接，而且所有奇数层的所述位线共同与在Z方向上相连的第2通孔连接，

包含于所述存储器单元中的所述电阻变化元件在Z方向上顺序地配置第1电极和第2电极以及夹在它们之间的电阻变化层，从所述第1电极向所述第2电极的方向观察时的构造与从所述第2电极向所述第1电极的方向观察时的构造具有不同的非对称性，所述电阻变化元件具有在以所述第1电极为基准对所述第2电极施加规定电压以上的电压时变化为所述高电阻状态，而在以所述第2电极为基准对所述第1电极施加规定电压以上的电压时变化为所述低电阻状态的特性，

构成所述偶数层的存储器单元的电阻变化元件和构成所述奇数层的存储器单元的电阻变化元件相对于Z方向按照相同的朝向配置，

所述交叉点型电阻变化非易失性存储装置还具有：

全局位线，按所述多个垂直阵列面的每个垂直阵列面设置；

多个第1位线选择开关元件，按每个所述垂直阵列面设置，该第1位线选择开关元件的一端与所述第1通孔连接；

多个第2位线选择开关元件，按每个所述垂直阵列面设置，该第2位线选择开关元件的一端与所述第2通孔连接；

双向电流限制电路，按每个所述垂直阵列面设置，并且设于对应于该垂直阵列面的所述第1位线选择开关元件的另一端及对应于该垂直阵列面的所述第2位线选择开关元件的另一端、与对应于该垂直阵列面的所述全局位线之间，用于限制在所述第1位线选择开关元件及所述第2位线选择开关元件与所述全局位线之间流过的双方向的电流中的各个电流；

电流限制控制电路，用于控制所述双向电流限制电路；

全局位线解码器/驱动器，向所述多个全局位线提供用于选择所述存储器单元并进行写入及读出的信号；

字线解码器/驱动器，向所述多个字线提供用于选择所述存储器单元并进行写入及读出的信号；

写入电路，向由所述全局位线解码器/驱动器和所述字线解码器/驱动器选择的存储器单元写入数据；

读出电路，从由所述全局位线解码器/驱动器和所述字线解码器/驱动器选择的存储器单元读出数据；以及

控制电路，控制所述全局位线解码器/驱动器、所述字线解码器/驱动器、所述写入电路和所述读出电路，

所述双向电流限制电路由并联连接的、用NMOS晶体管构成的N型电流限制元件和用PMOS晶体管构成的P型电流限制元件构成，

所述电流限制控制电路在使被选择的所述存储器单元低电阻化时，将所述N型电流限制元件和所述P型电流限制元件之中、更能够限制流向所述存储器单元的电流量的某一方的电流限制元件激活。

2.根据权利要求1所述的交叉点型电阻变化非易失性存储装置，

所述写入电路、所述读出电路和所述控制电路，用具有第1阈值电压的NMOS晶体管和具有第2阈值电压的PMOS晶体管中的至少一种晶体管构成，

构成所述N型电流限制元件的所述NMOS晶体管的阈值电压被设定为比所述第1阈值电压低的第3阈值电压，

构成所述P型电流限制元件的所述PMOS晶体管的阈值电压被设定为比所述第2阈值电压高的第4阈值电压。