[发明专利]一种同步SRAM的时序处理方法和电路

权利要求书

1.一种同步静态随机存储器SRAM的时序处理方法，其特征在于，包括：

将地址信号直接输入字线译码器进行逻辑译码；

将时钟输入时序产生器产生字线时钟信号，所述字线时钟信号经过字线控制器产生字线门控信号；

在字线门控信号的控制下将字线译码器逻辑译码的结果即字线译码信号输入字线脉宽产生器以产生字线信号，完成字线开启的过程；

将字线信号输入到存储单元阵列，字线开启会将存储单元阵列保存的数据输出到位线上，经过位线选择，输入到灵敏放大器；

时序产生器在字线信号产生预置的时间后，将产生灵敏放大器控制信号并输入到灵敏放大器，开启灵敏放大的过程；

灵敏放大器产生灵敏放大完成信号和数据输出信号，所述灵敏放大完成信号用于输入给时序产生器以关断字线时钟信号，从而控制字线门控信号的关断，最后控制字线信号的关断，所述数据输出信号中包含有灵敏放大器将存储单元阵列输入的经过位线选择的数据进行灵敏放大后输出的数据。

2.根据权利要求1所述的同步SRAM的时序处理方法，其特征在于，所述字线门控信号的产生和字线译码信号的产生是同时的。

3.根据权利要求1所述的同步SRAM的时序处理方法，其特征在于，从所述地址信号产生到所述字线译码器输出逻辑译码结果即字线译码信号的时间为t1，所述时钟经过时序产生器产生字线时钟信号的时间为t2，所述字线时钟信号经过字线控制器产生字线门控信号的时间为t3，所述地址信号的建立时间为ts，则ts满足如下关系：

ts＝t2+t3-t1；

从字线门控信号经过字线脉宽产生器产生字线信号的时间为t4，从所述字线信号产生到所述时序产生器产生灵敏放大器控制信号的时间为t5，所述灵敏放大器控制信号经过灵敏放大器产生灵敏放大完成信号的时间为t6，所述灵敏放大完成信号反馈到时序产生器并关断字线时钟信号的时间为t7，从关断字线时钟信号到控制字线门控信号关断的时间为t8，所述地址信号经过所述字线译码器逻辑译码所用的时间为t9，所述地址信号的保持时间为th，则th满足如下关系：

th＝t2+t3+t4+t5+t6+t7+t8-t9；

所述同步SRAM的工作频率为fsram，则fsram＝1/tcyc，tcyc＝ts+tac，其中，tac为从所述时钟产生到灵敏放大器产生数据输出信号的时间。

4.一种同步静态随机存储器SRAM的电路，其特征在于，包括：

字线译码器，时序产生器，字线控制器，字线脉宽产生器，存储单元阵列和灵敏放大器，其中，

字线译码器，用于对输入的地址信号直接进行逻辑译码；

时序产生器，用于在输入时钟时产生字线时钟信号和灵敏放大器控制信号；

字线控制器，用于在输入字线时钟信号时产生字线门控信号；

字线脉宽产生器，用于在输入字线门控信号和所述字线译码器逻辑译码的结果即字线译码信号时产生字线信号；

存储单元阵列，用于在输入字线信号后将保存的数据输出到位线上，经过位线选择，输入到灵敏放大器；

灵敏放大器，用于在输入灵敏放大器控制信号时，对存储单元阵列输入的数据进行放大产生数据输出信号，并向时序产生器反馈灵敏放大完成信号，所述灵敏放大完成信号用于输入给时序产生器以关断字线时钟信号，从而控制字线门控信号的关断，最后控制字线信号的关断，所述数据输出信号中包含有灵敏放大器将存储单元阵列输入的经过位线选择的数据进行灵敏放大后输出的数据。

5.根据权利要求4所述的同步SRAM的电路，其特征在于，所述字线门控信号的产生和字线译码信号的产生是同时的。