[实用新型]高精度数字移相装置

说明书

技术领域

本实用新型属于高精度时间同步和保持技术领域，具体涉及到高精度数字移相设备或装置。

背景技术

现代科技的发展对时间和频率基准提出了越来越高的要求，如何获得高精度的时间以及如何保持精确的时间同步是实现高准确度频率源的关键问题。在航天航空、天文观测、飞行器测控与制导、导航定位等领域，高精度的时间必不可少。在现代数字化的通信系统中，高精度的时间同步是实现数据稳定传输的保障，而高精度数字移相装置则是实现时间同步的关键。时间同步系统中，需要知道各时钟与系统标准时钟在比对时刻的钟差，并在对比后对漂移进行参数修正。而在比对时刻把两钟钟面时间对齐，则需要有精密的相位微步调节器调节时钟驱动源的相位。

目前大多数的相位调节器采用FPGA/CPLD(现场可编程门阵列)技术对时钟源进行分频得到秒信号，该方法的移相分辨率往往受到时钟源频率的限制而不能达到很高的精度。还有一些采用DDS(直接数字式频率合成器)技术实现的相位调节器，因为要避免DDS的相位突跳、保证输出相位稳定的时钟信号，当移相数值越大时移相速度越慢，不能满足大范围的相位调整需求。

发明内容

本实用新型所要解决的技术问题在于克服上述相位调节器的缺点，提供了一种分辨率高、移相范围宽、体积小、重量轻的高精度数字移相装置。

解决上述技术问题所采用的技术方案是它包括：对整机进行控制的单片机系统；第一移相电路，该电路与单片机系统相连；第二移相电路，该电路的输入端接第一移相电路、并与单片机系统相连；它还包括串口电路，该电路与单片机系统相连。

本实用新型的第一移相电路为：频标输入信号由插座J5的1脚输入，插座J5的1脚接集成电路U2的69脚、插座J5的2脚接地，集成电路U2的55脚接C1的一端、61脚通过R2接C2的一端、22脚和70脚接电源、56脚通过R1接地、64脚接地，电容C1和电容C2的另一端接电源，集成电路U2的D0端口～D7端口通过总线接单片机系统的集成电路U3的P27端口～P20端口和第二移相电路的集成电路U4的D0端口～D7端口、14脚～19脚通过总线接单片机系统的集成电路U3的32脚～37脚，集成电路U2的21脚、71脚、20脚分别接接单片机系统的集成电路U2的3脚、30脚、31脚，集成电路U2的36脚接第二移相电路的集成电路U4的72脚。上述的集成电路U2的型号为AD9852ASQ，集成电路U3是单片机型号为STC89C51，U4的型号为EMP7160STC100。

本实用新型的第二移相电路为：集成电路U4的5脚和2脚通过总线分别接集成电路U3的2脚和4脚、100脚通过总线接集成电路U3的6脚、98脚～96脚通过总线接单片机系统的集成电路U3的8脚～10脚、94脚～92脚通过总线接单片机系统的集成电路U3的11脚～13脚、12脚通过总线接单片机系统的集成电路U3的39脚、10脚～6脚通过总线接单片机系统的集成电路U3的40脚～44脚，集成电路U3的D0～D7端口通过总线接集成电路U2的D0～D7端口和单片机系统的集成电路U3的P27端口～P20端口、72脚接集成电路U2的36脚，插座J6的4脚接单片机系统的集成电路U3的17脚、5脚接单片机系统的集成电路U3的28脚、6脚接单片机系统的集成电路U3的1脚，集成电路U4的75脚接插座J2的1脚、71脚接插座J3的1脚、70脚通过电阻R3接插座J4的1脚、55脚～52脚分别依次接插座J6的7～10脚、50～47脚分别依次接插座J6的11～14脚，插座J2～插座J4的2脚接地；上述的集成电路U2的型号为AD9852ASQ，集成电路U3是单片机型号为STC89C51，U4的型号为EMP7160STC100。

本实用新型采用了单片机系统、两个移相电路和串口电路，最小相位分辨率为6.1ps，单次相位调整量为6.1ps，连续相位调节范围为6.1ps～1s。简单的串口输出协议，使装置能够通过串口自动校准装置输出秒信号的相位、10MHz信号的频率以及该装置的钟面，并能通过液晶显示屏显示该装置的钟面信息和操作状态信息。本实用新型与现有的数字移相装置相比，具有分辨率高、运行稳定、调节范围宽、自动化程度高、功能强等优点，可作为多功能守时装置单独使用，也可在其他设备上使用。

附图说明

图1是本实用新型的电气原理方框图。

图2是本实用新型的电子线路原理图。

具体实施方式

下面结合附图和实施例对本实用新型进一步详细说明，但本实用新型不限于这些实施例。