[实用新型]基于ARM Cortex M0的通用MCU芯片

权利要求书

1.一种基于ARM Cortex M0的通用MCU芯片，由48K字节程序存储器(9)、4K字节数据存储器(11)、时钟发生器(1)、电源管理电路(2)、异步串行通信接口一(3)、异步串行通信接口二(4)、SPI通信接口(5)、模拟比较器(6)、段式液晶驱动电路(7)、实时时钟电路(13)、看门狗定时器(14)、硬件除法器(15)、32位定时/计数器(16)、16位定时/计数器一(17)、16位定时/计数器二(18)和通用输入输出端口(19)构成，其中，时钟发生器(1)、电源管理电路(2)、异步串行通信接口一(3)、异步串行通信接口二(4)、SPI通信接口(5)、模拟比较器(6)、段式液晶驱动电路(7)、实时时钟电路(13)、看门狗定时器(14)、硬件除法器(15)、32位定时/计数器(16)、16位定时/计数器一(17)、16位定时/计数器二(18)和通用输入输出端口(19)，均与中间总线(20)相互连接，其特征在于：所述的中间总线(20)与AHB-APB总线桥(10)相连接，AHB-APB总线桥(10)与AHB总线(12)相互连接，AHB总线(12)分别同时与ARM Cortex M0核32位中央处理器(8)、48K字节程序存储器(9)、4K字节数据存储器(11)相互连接。

2.根据权利要求1所述的基于ARM Cortex M0的通用MCU芯片，其特征在于所述的ARM Cortex M0核32位中央处理器(8)的端口HCLK、HRESETn、HADDR、HBURST、HMASTLOCK、HPROT、HSIZE、HTRANS、HWDATA、HWRITE、HRDATA、HREADY、HRESP、HMASTER分别与AHB总线(12)的端口HCLK、HRESETn、HADDR、HBURST、HMASTLOCK、HPROT、HSIZE、HTRANS、HWDATA、HWRITE、HRDATA、HREADY、HRESP、HMASTER相对应连接。