[实用新型]web漏洞扫描装置

说明书

技术领域

本实用新型涉及一种基于渗透技术的web漏洞扫描装置，属于计算机网络技术领域。

背景技术

随着互联网的发展，web服务器运行的程序所面临的安全问题越来越突出。保证web服务器安全稳定地运行，是众多公司和机关里IT部门的一项重要任务。在现有的技术中，web安全扫描工作都是在PC机上安装相关软件并且使用的。但是由于这些都是基于PC机上完成的，导致其发展有相应的局限性，如果需要提高速度和性能，必须花费更多的时间优化代码算法和依赖PC机的性能来提高，而这个又导致它们的实现处于不可预期的等待中，而往往PC机的提升速度总是满足不了要求。

发明内容

本实用新型的目的在于弥补现有实现方法的局限性，提供一种基于渗透技术的web漏洞扫描装置，适用于对各种类型的网站进行扫描。

按照本实用新型提供的技术方案，所述Web漏洞扫描装置，包括依次连接的输入设备、扫描主机和输出设备，所述扫描主机包括与CPU连接的存储器、运算器和FPGA加速卡，所述FPGA加速卡通过PCI接口与CPU相连。输入设备一般采用外接键盘。输出设备一般为显示器。

所述FPGA加速卡包括：PCI总线接口模块、FPGA核心运算模块、应用程序存储模块、临时变量存储模块、接口逻辑模块，所述FPGA核心运算模块分别与应用程序存储模块、临时变量存储模块和接口逻辑模块相连，所述接口逻辑模块与PCI总线接口模块相连。

本实用新型的优点在于：

1.              使用开源免费的Linux操作系统，有着很强的兼容性和稳定性，支持多任务、多用户工作。

2.              使用FPGA高性能加速卡，利用PCI总线传输技术，解决了传统的速度慢的问题，大大提高了运算速度和执行速度。

3.              可编程性强，硬件接口采用计算机外设通用的控制寄存器、状态寄存器的方式定义，接口明确，可以根据不同的操作系统设计驱动程序，具有良好的移植性。

4.              代码部分采用当今最流行的多线程技术，打破了传统单线程执行时间长的缺点。

5.              性能优越，硬件平台采用DDR2，FLASH和现场可编程逻辑门阵列组成了一个拥有高处理能力的CPU控制系统。

附图说明

图1是web漏洞扫描装置的结构图。

图2是FPGA加速卡结构图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步说明。

如图1所示，本Web漏洞扫描装置包括依次连接的输入设备、扫描主机和输出设备，以及在Linux操作系统下的驱动和web扫描软件部分。所述扫描主机包括与CPU连接的存储器、运算器和FPGA加速卡，所述FPGA加速卡通过PCI接口与CPU相连。

该web漏洞扫描装置使用了如图2所示的FPGA加速卡，其包括以PCI9056为核心的PCI总线接口模块，以EP3C120F484 FPGA（现场可编程逻辑门阵列）为核心运算模块，以PC28F640P30B85（FLASH存储芯片）为应用程序存储模块和以MT47H64M16HR-3（DD2芯片）为临时变量存放模块，EPM2210F256（CPLD可编程逻辑芯片）接口逻辑模块；FPGA核心运算模块分别与应用程序存储模块、临时变量存储模块和接口逻辑模块相连，所述接口逻辑模块与PCI总线接口模块相连。由PCI总线接口模块、运算模块、临时变量存储模块、接口逻辑模块和应用程序存储模块构成一块整体硬件插在计算机的PCI插槽，在Linux操作系统下的驱动和应用软件的控制下，实现高速运算。这样的优点在于，传输速度快，功能和扩展性强，可编程性强，可以根据不同的应用，设计相应的应用软件实现不同的运算功能，方便应用在其他领域。

该漏洞扫描装置使用的是B/S(浏览器/服务器)结构，输入设备一般为外接普通键盘，输出设备一般为显示器，FPGA加速卡就嵌入在扫描主机中。用户利用Web浏览器对远程的扫描主机进行远程控制，通过扫描主机上的控制平台由用户设置扫描深度和扫描方式，扫描过程包括扫描和分析两个阶段；在扫描阶段，用户端利用Web浏览器对远程的web服务器进行远程控制，通过扫描主机上的控制平台由用户设置扫描深度和扫描方式，对网页的链接进行扫描；在所述分析阶段，利用扫描主机上的漏洞库对网站及相关服务器进行非破坏性质的模拟入侵者攻击，最后总结编写成测试报告。