[发明专利]鳍片式场效应晶体管及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及鳍片式场效应晶体管(FinFET)及其制造方法。

背景技术

随着半导体技术的持续发展，器件的关键尺寸不断降低。在此趋势下，提出了鳍片式半导体器件，诸如鳍片式场效应晶体管。现今，鳍片式半导体器件已被广泛用在存储器和逻辑器件领域中。

在鳍片式场效应晶体管中，鳍片的高度越高，则可以提供越大的沟道宽度。然而随着鳍片的尺寸(特别是，厚度(或者宽度))的不断缩减，在器件制造工艺中鳍片会更容易垮塌和被不期望地去除。

另外，期望进一步提高鳍片式场效应晶体管中的载流子迁移率，以便提高该晶体管的性能。

因此，存在对解决上述问题的需求。针对此，发明人提出了新颖的富有创造性的鳍片式场效应晶体管及其制造方法，以减轻或消除现有技术中的一个或更多个问题以及进一步提高晶体管的性能。

发明内容

本发明的一个目的在于：至少减轻或解决上述问题以提高鳍片式场效应晶体管的成品率。

本发明的又一目的在于：提高鳍片式场效应晶体管中的载流子迁移率。

本发明提出了在鳍片式场效应晶体管中应用锗硅或碳硅以对沟道区施加应力的技术。在沟道区中的压缩应力或拉伸应力能够提高空穴或电子的迁移率。

根据本发明的第一方面，提供了一种制造鳍片式场效应晶体管的方法，包括：在半导体衬底上形成图案化的硬掩模；形成伪栅以包覆所述硬掩模的在待形成的沟道区正上方的部分；利用所述硬掩模和所述伪栅作为掩模，刻蚀所述半导体衬底；在所述半导体衬底的暴露的表面上选择性生长锗硅或碳硅；去除所述伪栅，从而暴露所述硬掩模的在待形成的沟道区正上方的部分和在所述伪栅下方的部分半导体衬底；利用所述硬掩模的暴露的所述部分作为掩模，刻蚀暴露的所述部分半导体衬底以形成所述鳍片式场效应晶体管的沟道区；以及形成所述鳍片式场效应晶体管的栅极结构。

优选地，所述半导体衬底是硅衬底或者绝缘体上硅衬底。

优选地，所述选择性生长锗硅或碳硅的步骤包括：选择性生长锗硅，其中所述锗硅中的锗浓度为10-45mol％。

优选地，所述选择性生长锗硅或碳硅的步骤包括：选择性生长碳硅，其中所述碳硅中的碳浓度为1-4mol％。

优选地，所述伪栅包括自下而上依次堆叠的氧化物层、硅氮化物层和硅氧化物层。更优选地，所述硬掩模由硅氮化物构成，以及所述方法在选择性生长锗硅或碳硅之后还包括如下步骤：沉积硅氮化物；刻蚀所述硬掩模和所述硅氮化物，直到仅在所述伪栅的两个相对的侧面留下部分硅氮化物以作为间隔件；沉积层间电介质层，并且回刻所述层间电介质层直到所述伪栅的硅氧化物层被去除；沉积非晶硅，并且执行平坦化处理以露出所述伪栅的硅氮化物层。更加优选的是，形成所述鳍片式场效应晶体管的栅极结构的步骤包括：去除所述硬掩模和所述间隔件；沉积高k(介电常数)电介质层；沉积金属栅极；以及执行平坦化处理，以使得所述栅极结构与所述层间电介质层的顶面平坦。

优选地，所述方法在选择性生长锗硅或碳硅之后并且在去除所述伪栅之前还包括如下步骤：形成层间电介质层以仅暴露所述伪栅的顶部。更优选地，形成层间电介质层以仅暴露所述伪栅的顶部的步骤包括：沉积层间电介质层；并且回刻所述层间电介质层直到暴露所述伪栅为止。

优选地，所述方法在选择性生长锗硅或碳硅之后并且在去除所述伪栅之前还包括如下步骤：去除所述硬掩模的未被所述伪栅包覆的部分，以及在所述伪栅的两个相对的侧面形成间隔件；以及形成层间电介质层以仅暴露所述伪栅和所述间隔件的顶部。更优选地，形成所述鳍片式场效应晶体管的栅极结构的步骤包括：去除所述硬掩模和所述间隔件；沉积高k电介质层；沉积金属栅极；以及执行平坦化处理，以使得所述栅极结构与所述层间电介质层的顶面平坦。更加优选的是，所述高k电介质层包括铪氧化物，所述金属栅极包括钽氮化物和钨的叠层。

优选地，刻蚀所述半导体衬底以形成沟道区的步骤包括：通过反应离子刻蚀来刻蚀所述半导体衬底。

优选地，选择性生长锗硅或碳硅的步骤包括：选择性外延生长锗硅或碳硅。

优选地，所述方法还包括：在选择性生长锗硅之后，执行氧化操作，以便使锗硅中的部分硅被氧化。更为优选地，所述方法还包括：在执行氧化操作之后，去除所述锗硅的顶面的硅氧化物，并且在所述锗硅的顶面上形成硅化物。