[发明专利]像素结构及薄膜晶体管阵列基板

说明书

技术领域

本发明涉及液晶显示领域，特别涉及像素结构及薄膜晶体管阵列基板。

背景技术

随着信息社会的发展，人们对显示设备的需求得到了增长。为了满足这种要求，最近几种平板显示设备如薄膜晶体管液晶显示器件(TFT-LCD)或者等离子体显示器件(PDP)都得到了迅猛的发展。在平板显示器件当中，薄膜晶体管液晶显示器件由于其重量轻，体积小，能耗低等优点，正在一步步占据平板显示的主导地位。

图1为现有的薄膜晶体管液晶显示器的截面结构示意图，现有的薄膜晶体管液晶显示器主要由一薄膜晶体管阵列基板11、一彩色滤光基板12、薄膜晶体管阵列基板11和彩色滤光基板12之间的液晶层13构成。薄膜晶体管阵列基板11由多个呈矩阵式排列的像素单元构成，每个像素单元包括设置于薄膜晶体管阵列基板11上的像素电极14和下基板公共电极、设置于彩色滤光基板12上设置有上基板公共电极14′，像素电极14和公共电极14′上涂覆有取向膜15。其中，像素电极14和上基板公共电极14′之间形成液晶电容，像素电极和下基板公共电极之间形成存储电容。

对于普通的非晶硅薄膜晶体管液晶显示器(a-Si TFT-LCD)，驱动电路集成在薄膜晶体管阵列基板11上，上基板公共电极形成在彩色滤光基板12上。图2为现有的薄膜晶体管液晶显示器的薄膜晶体管阵列基板的电路连接示意图，薄膜晶体管阵列基板11的电路连接如图2所示，21是数据线，22是栅极线，23是薄膜晶体管(TFT)，24是像素单元的液晶电容(Clc)，25是像素单元的存储电容(Cst)；当屏正常驱动的时候，栅极线22依次为高电平，当前行的薄膜晶体管23就会处于导通状态，数据电压通过数据线21通过薄膜晶体管23的源极传输至像素电极同时给液晶电容24和存储电容25充电，从而使当前行的像素能显示需要的亮度；当前行驱动结束后，栅极线22为低电平，薄膜晶体管23处于关断状态，液晶电容24和存储电容25已经充电可保证的像素单元的电位能保持到下一帧重新驱动该行像素单元为止。驱动一行之后接着驱动下一行，直到刷新完整个画面，一帧结束，接着下一帧开始。

对于M×N分辨率的液晶显示器，根据图2所示的驱动电路，源极驱动器(Source driver)需要驱动3×M条数据线，栅极驱动器(Gate driver)需要驱动N条栅极线。因为源极驱动器成本比栅极驱动器的成本高，所以减少数据线的数量会降低驱动器的成本。具有双栅极线(dual gate)的液晶显示器通过减少一半数量的数据线，增加一倍数量的栅极线来降低成本。

图3为现有的具有双栅极线的液晶显示器的电路连接示意图，31是数据线，32是第一栅极线，33是第二栅极线，同一行上左右相邻的两个像素共用一条数据线31，但是相邻两个像素不共用同一条栅极线，所以一行像素需要第一栅极线32和第二栅极线33两条栅极线来驱动，数据线的数量减少了一半，栅极线的数量增加了一倍。

图4为现有的具有双栅极线的像素结构示意图，其中41是数据线，42是第一栅极线，44是第二栅极线，45是公共电极线，46是薄膜晶体管，47是像素电极。第一栅极线42和第二栅极线44和薄膜晶体管46的栅极电连接且是同一金属层，第一栅极线42和第二栅极线44分别控制与其电连接的薄膜晶体管的开启和关闭，数据线41和薄膜晶体管46的源极是同一金属层并且电连接，像素电极47通过过孔与薄膜晶体管的漏极连接，将数据线上的电位传输到像素电极上。公共电极线45和第一栅极线42和第二栅极线44是同层金属。

现有的具有双栅极线(dual gate)的像素结构每行像素都要用两条栅极线驱动，第二条栅极线一样要满足线宽、线距和延时的要求，所以第二条的栅极线要占用一定的像素面积，使像素的开口率降低；另外，虽然在数据线方向上少了一条数据线，但是为了避免相邻像素间的电容耦合效应，相邻像素间没有数据线的地方都要放置虚设(dummy)数据线，或者使相邻像素电极之间保持和有数据线时一样的距离，这样少了数据线并没有增加开口率，所以对于具有双栅极线的像素结构，其像素开口率是降低的。

发明内容

本发明解决的问题是提供一种开口率高的像素结构及薄膜晶体管阵列基板。

为解决上述问题，本发明提供一种像素结构，包括：第一薄膜晶体管和第二薄膜晶体管，第一像素电极和第二像素电极；分别位于第一像素电极和第二像素电极上下两侧的栅极线，分别位于所述第一像素电极和第二像素电极的左右两侧的数据线；所述第一像素电极和第二像素电极分别部分重叠所述栅极线。