[发明专利]多内核微处理器的共享电源的分布式管理

说明书

技术领域

一般来说，本发明涉及多内核微处理器的领域，尤其涉及管理被多个内核共享的资源，如电压源及时钟源。

背景技术

时下微处理器降低功率消耗的主要方法是降低操作微处理器的频率和/或电压。有时候会需要微处理器的最大性能，如此微处理器就必须在最大电压和频率下操作。其他时候，以较大的功率及频率来操作便足够了。因此，许多时下微处理器能够在许多不同电压和/或频率下操作。熟知的进阶架构与电源接口标准(Advanced Configuration Power Interface，ACPI)的规格书通过定义代表用来操作一微处理器的不同电压及频率的功率状态，称为“P状态(P-state)”，便能促使操作系统直接管理电源。

由于许多时下的微处理器是多内核处理器，其为多个处理器内核来共享一或多个电源管理相关资源，所以进行电源管理的动作是很复杂的。例如，内核可共享电压资源和/或时钟资源。此外，包括一多内核处理器的计算机系统通常也包括一包括总线桥接器的芯片组，其中此总线桥接器用来将处理器总线桥接至系统的其他总线，如桥接至外围I/O总线，并包括一用来连接多内核处理器与一系统存储器的存储器控制器。芯片组可能会牵涉到各种电源管理动作，且可能需要协调自身及多内核处理器。

在早期设计中，芯片组被用来协调电源及温度控制。近几年，由Alon Naveh等人于2006年5月15日在英特尔技术期刊中发表的名称为“Power and Thermal Management in the Intel Core Duo Processor”的论文公开了一电源及温度管理架构，其使用了一脱离内核(off-core)硬件协调逻辑(HCL)，其位在芯片或平台的一个共享区中，并作为在芯片与平台上的各别内核与共享资源之间的一层。HCL控制ACPI的C状态与P状态两者的实作。更具体来说，HCL追踪从两内核而来的P状态要求并计算出一CPU级目标操作点，而根据CPU是否在一温度控制状态，CPU层目标操作点不是两个P状态要求中的高执行就是低执行。

在上述公开的架构中，HCL为在内核外部的集中式非内核逻辑电路，其代表所有内核来进行电源管理，包括进行电源状态管理。集中式非内核逻辑电路的方式可能会有缺失，尤其在必须将HCL如同内核般放置在相同芯片上的情况下，因为其可能由于芯片尺寸过大，尤其要符合在芯片上包括许多内核的期望的架构，而无法出产。

发明内容

在一方面，本发明提供一种具有分布式逻辑的微处理器，用来对微处理器指示一所欲电压操作状态。微处理器包含多个芯片，每个芯片包含多个内核。

每个内核产生一第一电压识别子(VID)值，其指示内核的一所欲VID。每个内核也从自身芯片中的其余内核接收第一VID值，并产生一第二VID值，其为芯片中所有内核的最大第一VID值。此外，每个内核提供第二VID值给微处理器的其余芯片的每一个的至少一个内核，并从微处理器的其余芯片的每一个的至少一个内核接收第二VID值，且产生一第三VID值，其为微处理器的所有第二VID值的最大者。

微处理器也包含用来耦接微处理器至一调压器模块(VRM)的一电压识别子(VID)输入的引脚，调压器模块基于VID输入值来提供一电压以驱动微处理器。如果内核是微处理器的一主内核，则每个内核提供第三VID值给引脚。

在另一方面，无须任何在多个内核外部的主动逻辑电路，微处理器便产生一VID输入值。如果内核不是微处理器的一主内核，则每个内核提供一零值给引脚。从主内核而来的第三VID值以及从非主内核而来的零值会以线路同时OR起来，以产生作为结果的VID输入值给VRM。

在另一方面，微处理器包含一基板，有多个芯片装配在上面。用来将第二VID值传送到微处理器的各芯片之间的芯片间线路(inter-die wires)设置在基板上。芯片间线路包含多个在微处理器的芯片之间的连续接口。此外，每个芯片包含用来将第一VID值传送到芯片的各内核之间的内核间线路(inter-core wires)。