[发明专利]多内核微处理器的共享电源的分布式管理

权利要求书

1.一种微处理器，包含：

引脚，用来耦接该微处理器至一调压器模块VRM的一电压识别子VID输入值，其中该调压器模块基于该VID输入值来供应一电压以驱动该微处理器；及

多个芯片，每个这些芯片包含多个内核；

其中，这些内核的每一个产生一用来指示该内核的所欲VID的第一VID值，并从自己个该芯片中的其余这些内核接收该第一VID值，且产生一第二VID值，其为该芯片中所有这些内核的这些第一VID值的最大者；

其中，这些内核的每一个提供该第二VID值给该微处理器的其余这些芯片的每一个的至少一个内核，并从该微处理器的其余这些芯片的每一个的至少一个内核接收该第二VID值，且产生一第三VID值，其为该微处理器的所有这些第二VID值的最大者；

其中，如果该内核是该微处理器的一主内核，则这些内核的每一个提供该第三VID值给这些引脚。

2.如权利要求1所述的微处理器，其中如果该内核不是该微处理器的该主内核，则这些内核的每一个提供一零值给这些引脚。

3.如权利要求2所述的微处理器，其中从该主内核而来的该第三VID值以及从非该主内核而来的该零值会以线路同时OR起来，以产生作为结果的该VID输入值给该VRM。

4.如权利要求1所述的微处理器，其中这些内核的每一个包含：

一保险丝，指示该内核是否为该微处器的该主内核。

5.如权利要求4所述的微处理器，其中这些内核的每一个包含：

一寄存器，其可通过系统软件来写入，以撤销该保险丝的指示。

6.如权利要求1所述的微处理器，还包含：

芯片间线路，用来将该第二VID值传送到该微处理器的这些芯片之间。

7.如权利要求6所述的微处理器，其中该芯片间线路包含多个在该微处理器的这些芯片之间的连续接口。

8.如权利要求6所述的微处理器，还包含：

一基板，其中这些芯片装配在该基板上，且该芯片间线路设置在该基板中。

9.如权利要求1所述的微处理器，其中这些芯片的每一个包含：

内核间线路，用来将该第一VID值传送到该芯片的这些内核之间。

10.如权利要求1所述的微处理器，其中无须任何在该多个内核外部的主动逻辑电路，该微处理器便产生该VID输入值。

11.一种用来操作一具有多个芯片的微处理器的方法，其中这些芯片的每一个包含多个内核以及多个用来耦接该微处理器至一调压器模块VRM之一电压识别子VID输入值的引脚，该调压器模块基于该VID输入值来供应一电压以驱动该微处理器，该方法包含：

这些内核的每一个产生一第一VID值，其指示该内核的所欲VID；

这些内核的每一个从该内核的该芯片中的其余这些内核接收该第一VID值；

这些内核的每一个产生一第二VID值，其为该内核的该芯片中所有这些内核的这些第一VID值的最大者；

这些内核的每一个提供该第二VID值给该微处理器的其余这些芯片的每一个的至少一个内核；

这些内核的每一个从该微处理器的其余这些芯片的每一个的至少一个内核接收该第二VID值；

这些内核的每一个产生一第三VID值，其为该微处理器的所有该第二VID值的最大者；及

如果该内核是该微处理器的一主内核，则这些内核的每一个提供该第三VID值给这些引脚，否则提供一零值给这些引脚。

12.如权利要求11所述的方法，还包含：

将从该主内核而来的该第三VID值以及从非该主内核而来的该零值以线路同时OR起来，以产生一作为结果的VID输入值给该VRM。

13.如权利要求11所述的方法，还包含：

经由这些内核的每一个的一保险丝来指示该内核是否为该微处理器的该主内核。

14.如权利要求11所述的方法，还包含：

经由芯片间线路将该第二VID值传送到该微处理器的这些芯片之间。

15.如权利要求11所述的方法，其中无须任何在该多个内核外部的主动逻辑电路，该微处理器便产生该VID输入值。