[发明专利]栅介质层及MOS晶体管的形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及栅介质层及MOS晶体管的形成方法。

背景技术

随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。

在美国专利US6664195中提供了一种形成金属栅极的方法，包括：提供半导体衬底，所述半导体衬底上形成有替代栅结构、及位于所述半导体衬底上覆盖所述替代栅结构的层间介质层；以所述替代栅结构作为停止层，对所述层间介质层进行化学机械研磨工艺(CMP)；除去所述替代栅结构后形成沟槽；在沟槽底部依次形成栅介质层、高K介质层；再通过PVD方法在所述沟槽内的高K介质层上形成金属层，且将金属层填充满沟槽，以形成金属栅电极层；用化学机械研磨法研磨金属栅电极层至露出层间介质层，形成金属栅极。

现有，制造高K/金属栅极(HKMG)器件时，为缩小产生高性能的电势，需要削减栅介质层的等效氧化层厚度(EOT)。然而，随着栅介质层的厚度不断减薄，需要在以二氧化硅为材料的栅介质层表面采用等离子体工艺注入氮离子以提高栅介质层的K(介电常数)值；然而在氮离子注入过程中，由于分布不均导致K值偏移，且氮离子对半导体衬底产生损害，影响后续形成于半导体衬底上的半导体器件的性能。

发明内容

本发明解决的问题是提供一种栅介质层及MOS晶体管的形成方法，防止栅介质层的K值偏移，影响半导体器件的性能。

为解决上述问题，本发明提供一种栅介质层的形成方法，包括：

提供半导体衬底；

于半导体衬底上形成二氧化硅层；

在至少一次高功率高占空比条件下，于二氧化硅层表面注入氮离子；

在各次高功率高占空比条件下注入氮离子之前或之后，于低功率低占空比或低功率高占空比或高功率低占空比条件下，向二氧化硅层表面注入氮离子。

可选的，所述高功率为900W～2500W。

可选的，所述高占空比为10％～100％。

可选的，所述低功率为300W～900W。

可选的，所述低占空比为3％～10％。

可选的，注入氮离子的时间为10s～180s。

可选的，氮离子经过等离子体处理氮气或一氧化氮形成。

可选的，在高功率高占空比条件下注入氮离子之后，低功率低占空比或低功率高占空比或高功率低占空比条件下注入氮离子之前还包括步骤：进行第一退火工艺。

可选的，在低功率低占空比或低功率高占空比或高功率低占空比条件下注入氮离子之后还包括步骤：进行第二退火工艺。

本发明实施例还提供一种MOS晶体管的形成方法，包括：

提供衬底，在所述衬底表面形成替代栅极结构；

以替代栅极结构为掩膜，在衬底内形成源/漏极；

在衬底上形成层间介质层，且所述层间介质层表面与替代栅极结构顶部齐平；

以层间介质层为掩膜，去除替代栅极结构，形成沟槽；

于沟槽内的半导体衬底上形成二氧化硅层；

在至少一次高功率高占空比条件下，于二氧化硅层表面注入氮离子；

在各次高功率高占空比条件下注入氮离子之前或之后，于低功率低占空比或低功率高占空比或高功率低占空比条件下，向二氧化硅层表面注入氮离子，形成氮氧化硅层，所述二氧化硅层和氮氧化硅层构成栅介质层；

在栅介质层上形成填充满沟槽的金属栅极。

与现有技术相比，本发明具有以下优点：进行高功率高占空比氮离子注入；在各次高功率高占空比条件下注入氮离子之前或之后，在低功率低占空比或低功率高占空比或高功率低占空比条件下，向二氧化硅层表面注入氮离子。在高功率高占空比的条件下向二氧化硅层表面注入氮离子，可以使氮元素在二氧化硅层浓度较高，于二氧化硅层表面形成氮氧化硅层；然后在低功率低占空比或低功率高占空比或高功率低占空比条件下继续向二氧化硅层表面注入离子，由于等离子体能量较低能使氮离子集中在二氧化硅层表面，而不会深入二氧化硅层内部至半导体衬底内，不但保证了氮氧化硅层的均匀性，又避免了氮离子对半导体衬底的破坏，提高了半导体器件的性能。

附图说明

图1是现有技术形成高K栅介质层的流程示意图；

图2是本发明形成高K栅介质层的具体实施方式流程示意图；

图3至图5为本发明形成高K栅介质层的第一实施例结构示意图；