[发明专利]半导体存储器件

说明书

相关申请的交叉引用

本申请要求2011年5月12日提交的申请号为10-2011-0044642的韩国专利申请的优先权，本文通过引用包括该申请的全部内容。

技术领域

本发明的示例性实施例涉及半导体器件的制造技术，更具体而言，涉及单元结构适用于高集成化的半导体存储器件及其制造方法。

背景技术

现在正开发利用电阻变化来储存数据的半导体器件、如ReRAM(Resistive RandomAccess Memory，电阻式随机存取存储器)作为DRAM和快闪存储器件的替代品。利用电阻变化用于数据存储的半导体存储器件包括开关元件和可变电阻器元件。此外，所述半导体存储器件包括将开关元件与可变电阻器元件耦接的字线、位线和源线。

在现有半导体存储器件中，使用源漏区位于同一平面上的平面晶体管作为开关元件。在这种情况下，由于要将位线和源线与平面晶体管耦接，因此难以实现6F²或更小的单元尺寸。因此，在提高半导体存储器件集成度和降低成本方面存在限制。

当源线被布置为与字线平行并被布置为与位线相交叉时，信号可以通过一个源线被传输至与字线耦接的所有存储器单元。在此，可能发生电压下降并导致互连可靠性恶化。据此，半导体存储器件的操作特性可能恶化。

为了解决这些特征，可以将源线布置为与位线平行并与字线相交叉。在这种情况下，单元尺寸可能增加，并且在半导体存储器件内布置源线时可能发生半导体存储器件结构上的额外复杂性。

发明内容

本发明的实施例针对一种高集成的半导体存储器件及其制造方法。

根据本发明的一个实施例，一种半导体存储器件包括：隔离层，所述隔离层形成在衬底中并限定有源区；沟槽，所述沟槽形成在衬底中并且将有源区的一部分限定为有源柱；字线，所述字线形成在沟槽内；子源线，所述子源线形成在沟槽之下并与字线相交叉；主源线，所述主源线形成在衬底之上、与子源线耦接、并且与字线相交叉；可变电阻器图案，所述可变电阻器图案形成在有源柱之上；以及位线，所述位线与可变电阻器接触并与字线相交叉。

根据本发明的另一个实施例，一种半导体存储器件包括：隔离层，所述隔离层形成在衬底中并限定有源区；沟槽，所述沟槽形成在衬底中并且将有源区的一部分限定为有源柱；字线，所述字线形成在沟槽内部；多个子源线，所述多个子源线形成在沟槽之下，并且被布置为每个为存储器单元组的子组提供源线电压；以及主源线，所述主源线形成在沟槽之上、与子源线中的每个耦接，其中，主源线为子源线中的每个提供源线电压。

附图说明

图1A至图1E是说明根据本发明第一实施例的半导体存储器件的图。

图2A至图2E是说明根据本发明第二实施例的半导体存储器件的图。

图3A至图9D是说明制造根据本发明第一实施例的半导体存储器件的方法的图。

图10A至图10D是说明可以应用于根据本发明示例性实施例的半导体存储器件的可变电阻器图案的截面图。

具体实施方式

下面将参照附图详细地描述本发明的示例性实施例。但是，本发明可以以不同的方式实施，并不应当解释为限定为本文所列的实施例。另外，提供这些实施例是为了使本说明书充分和完整，并向本领域技术人员充分传达本发明的范围。在本说明书中，相似的附图标记在本发明的各个附图和实施例中表示相似的部分。

附图并非按比例绘制，并且在某些情况下为了清楚地示出实施例的特征而对比例做夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅表示第一层直接形成在第二层或衬底上的情况，而且还表示在第一层与第二层或与衬底之间存在第三层的情况。

本发明的示例性实施例提供具有6F²或更小(例如4F²)单元尺寸的半导体存储器件及其制造方法。更具体而言，本发明的示例性实施例提供一种半导体存储器件及其制造方法，所述半导体存储器件采用沟道沿垂直方向形成的垂直晶体管作为开关元件，并且所述半导体存储器件具有被布置为与位线平行并且与字线相交叉的源线。

图1A至图1E是说明根据本发明第一实施例的半导体存储器件的图。更具体而言，图1A是平面图，图1B至图1D分别是沿着图1A的线A-A’、线B-B’和线C-C’的截面图，图1E是电路图。