[发明专利]高压半导体结构及其操作方法

说明书

技术领域

本发明是有关于一种半导体结构及其操作方法，且特别是有关于一种高压半导体结构及其操作方法。

背景技术

在半导体结构的设计中，静电放电(Electrostatic Discharge，ESD)防护能力是设计上的一考虑重点。尤其是高压半导体结构在操作电压高于40伏特(V)的情况下，静电放电防护能力更是一项难度相当高的挑战。

相关于静电放电防护能力的研究中，ESD防护能力情况与闩锁效应(Latch-up)的情况是关键的因素。高压半导体结构的元件复杂，在ESD发生保护元件防护能力差使内部元件很容易发生损坏情况与在平常操作保护元件容易闩锁效应的情况。由于这些情况迟迟无法有效改善，已成为ESD保护技术发展上的一大瓶颈。

发明内容

本发明是有关于一种高压半导体结构及其操作方法，其利用PNPNP型态的设计使得ESD防护能力情况与闩锁效应(Latch-up)的情况能够有效改善。

根据本发明的一个方面，提出一种高压半导体结构。高压半导体结构包括一衬底、一第一N型材料区、一第一P型材料区、一第二P型材料区、一第一P型掺杂区(P type doping region)、一第二P型掺杂区、一第三P型掺杂区、一第一N型掺杂区(N type doping region)及一第二N型掺杂区。第一N型材料区、第一P型材料区及第二P型材料区设置于衬底内。第一N型材料区设置于第一P型材料区及第二P型材料区之间。第一P型掺杂区设置于第一P型材料区内。第二P型掺杂区设置于第二P型材料区内。第三P型掺杂区设置于第一N型材料区内。第一N型掺杂区及第二N型掺杂区设置于第一N型材料区内，并位于第三P型掺杂区的两侧。第一P型掺杂区及第二P型掺杂区电性连接于一阴极。第三P型掺杂区、第一N型掺杂区及第二N型掺杂区电性连接于一阳极。

根据本发明的另一方面，提出一种高压半导体结构的操作方法。高压半导体结构包括一衬底、一第一N型材料区、一第一P型材料区、一第二P型材料区、一第一P型掺杂区(P type doping region)、一第二P型掺杂区、一第三P型掺杂区、一第一N型掺杂区(N type doping region)及一第二N型掺杂区。第一N型材料区、第一P型材料区及第二P型材料区设置于衬底内。第一N型材料区设置于第一P型材料区及第二P型材料区之间。第一P型掺杂区设置于第一P型材料区内。第二P型掺杂区设置于第二P型材料区内。第三P型掺杂区设置于第一N型材料区内。第一N型掺杂区及第二N型掺杂区设置于第一N型材料区内，并位于第三P型掺杂区的两侧。高压半导体结构的操作方法包括以下步骤。以一阴极电性连接第一P型掺杂区及第二P型掺杂区。以一阳极电性连接第三P型掺杂区、第一N型掺杂区及第二N型掺杂区。

为了对本发明的上述及其他方面更了解，下文特举实施例，并配合所附图式，作详细说明如下。

附图说明

图1绘示本实施例的一高压半导体结构的示意图。

图2绘示以TLP ESD保护电路量测仪器测试图1PNPNP型态的高压半导体结构的TLP漏电流曲线。

图3绘示另一实施例PPNPP型态的高压半导体结构的TLP漏电流曲线。

图4绘示图1寄生PNP晶体管的高压半导体结构的电压-电流曲线。

图5绘示另一实施例寄生NPN晶体管的高压半导体结构的电压-电流曲线。

【主要元件符号说明】

100：高压半导体结构

110P：衬底

121N：第一N型材料区

121P：第一P型材料区

122N：第二N型材料区

122P：第二P型材料区

123N：第三P型材料区

131N：第一N型掺杂区

131P：第一P型掺杂区

132N：第二N型掺杂区

132P：第二P型掺杂区

133P：第三P型掺杂区

140N：N型埋藏区

150：场氧化层

160：多晶硅层

171：阴极

172：阳极

A、B：点

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。