[发明专利]半导体存储器件和半导体存储器件的驱动方法

说明书

技术领域

本发明涉及包括半导体的存储器件。

背景技术

作为在各种电子产品和电子仪器产品中使用的包括半导体的存储器件，可给出动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等。

在DRAM中，通过将电荷保持在设置于存储单元内的电容器中来储存数据。然而，即使当用于开关的晶体管处于截止状态时，也在源极和漏极之间产生微量漏电流；由此，数据在相对较短时间(最长为数十秒)内丢失。因此，数据需要以有规律循环(通常为每数十毫秒一次)重写(刷新)，并且甚至在待机时段中功耗也高。

尽管已尝试了电路的微型化，但由于电容器的电容需要保持恒定(一般而言为10fF或更高)，因此形成深孔(沟槽)或烟囱状凸起(叠层)以用作电容器。通过该微型化，其高宽比(高度/深度与基底之比)已变成50或更大。需要用于形成这种结构的特定技术(参见非专利文献1和非专利文献2)。

在SRAM中，通过利用触发器电路的双稳态来保持数据。当在SRAM的触发器电路中使用CMOS逆变器(互补逆变器)时，待机期间功耗的量显著小于DRAM(参见专利文献1)。因此，对于例如蜂窝电话的应用，替代DRAM使用SRAM，其中数据写入和数据读取的频率不那么高，且待机时段比执行数据写入和数据读取的时段长得多。然而，因为在一个存储单元中使用六个晶体管，所以集成程度比DRAM的低，每比特的单位成本是DRAM的10倍或更高。

近年来，已经设计了处于截止状态时源极和漏极之间的漏电流的量极小、且具有极佳电荷保持特性的晶体管，并且已提出了使用该晶体管的存储单元(参见专利文献2)。在使用此结构的晶体管的情形中，一个存储单元需要两个晶体管；然而，与DRAM不同，不需要具有大电容的电容器。此外，可在无需刷新操作的情况下将数据保持极长的时段。

[参考文献]

[专利文献]

[专利文献1]美国专利No.5744844

[专利文献2]美国专利申请公开No.2011/0101334

[非专利文献]

[非专利文献1]K.Kim在2005年国际电子器件会议的技术摘录中第333-336页的“亚50nm的DRAM和NAND闪存的制造技术”(Technology forsub-50nm DRAM and NAND flash manufacturing)。

[非专利文献2]W.Mueller等人在2005年国际电子器件会议的技术摘录中第347-350页的“对40nm大小DRAM单元的挑战”(Challenges for theDRAM cell scaling to 40nm)。

发明内容

本发明的一个目的是提供一种新颖的半导体器件(具体而言为半导体存储器件)。另一个目的是提供新颖半导体器件的驱动方法(具体而言为半导体存储器件的驱动方法)。此外，又一个目的是提供新颖半导体器件的制造方法(具体而言为半导体存储器件的制造方法)。

根据本发明，提供了待机时段中的每比特功耗比DRAM低、且集成程度比SRAM高的半导体存储器件，在该半导体存储器件中使用的存储单元，其驱动方法，及其制造方法。

此外，根据本发明，提供了其中使用三个或更少晶体管且在待机时段中消耗1×10^-20A或更小的电流的存储单元、以及包括这种存储单元的半导体器件。根据本发明，实现以上目的的至少之一。

以下将描述本发明；本说明书中使用的术语将作简短描述。首先，在本说明书中，当晶体管的源极和漏极之一称为漏极时，另一个称为源极。即，不根据电位水平来作区分。因此，本说明书中称为源极的部分可替代地称为漏极。

即使在本说明书中使用表述“连接”时，也存在不形成物理连接部分且布线仅在实际电路中延展的情形。例如，在包括场效应晶体管(FET)的电路中，在一些情形中一条布线用作多个FET的栅极。在该情形中，在电路图中可例示具有多个分支的一条布线。即使在该情形中，也可在本说明书中使用表述“布线连接至栅极”。

注意，在本说明书中，在引用矩阵中的具体行、具体列或具体位置时，在一些情形中附图标记伴有如下的表示坐标的标记，例如：“写晶体管WTr_n_m”、“位线BL_m”以及“写字线WWL_n”。在不指定行、列或位置的情形，在统指元件的情形，或者位置明确的情形中，可使用以下表述：“写晶体管WTr”、“位线BL”和“写字线WWL”或简单的“写晶体管”、“位线”和“写字线”。