[发明专利]多层共烧的积层堆叠式芯片电阻及其制造方法

权利要求书

1.一种多层共烧的积层堆叠式芯片电阻，包括：

一陶瓷基体，具有一预定厚度，该陶瓷基体是由复数层陶瓷膜迭置而形成，而该陶瓷膜以包括有溶剂、黏结剂、分散剂的一瓷浆附着于一承载膜的表面而形成；

一积层堆叠电阻结构单体，迭置在该陶瓷基体上，包括有复数层承载膜及一一地形成在该承载膜表面的复数层电阻层，该每一电阻层彼此间相互平行并以垂直方向迭置间隔一预定间距；

该积层堆叠电阻结构单体与该陶瓷基体是于迭置后于窑炉中以一预定烧结温度及一预定烧结时间烧结，将该积层堆叠电阻结构单体与该陶瓷基体烧结定型；

每一电阻层的第一端部及第二端部以一水平方向各别延伸形成端极连接端，并各别暴露出于该积层堆叠电阻结构体的第一端面及第二端面；

第一端极，是以导电材料形成在该积层堆叠电阻结构单体的第一端面，且该第一端极连接于该各个电阻层的第一端部；

第二端极，是以导电材料形成在该积层堆叠电阻结构单体的第二端面，且该第二端极连接于该各个电阻层的第二端部。

2.如权利要求1所述多层共烧的积层堆叠式芯片电阻，其中，该电阻层形成有至少一电阻调节修整槽。

3.如权利要求1所述多层共烧的积层堆叠式芯片电阻，其中，由改变该电阻层里其中至少一层的宽度或厚度之一，进而调节该电阻层的电阻值。

4.如权利要求1所述多层共烧的积层堆叠式芯片电阻，其中，包括有一基材层，是以包括有瓷粉、粘结剂的第二浇注瓷浆所构成，具有一表面及一背面，在该基材层的两端各形成一端极面。

5.如权利要求4所述多层共烧的积层堆叠式芯片电阻，其中，位于该基材层的背面上，另外形成一第二电阻层烧结层，同样是以包括有瓷粉、粘结剂的第一浇注瓷浆充填灌注于另一复数层电阻层间的瓷浆浇注空间中之后，以一预定烧结温度及一预定烧结时间烧结，将该瓷浆烧成定型于该各层电阻层间的瓷浆浇注空间中，以形成一积层堆叠电阻结构单体。

6.如权利要求4所述多层共烧的积层堆叠式芯片电阻，其中，该瓷浆及该第二浇注瓷浆是由相同的多孔性陶瓷材料成份构成。

7.如权利要求4所述多层共烧的积层堆叠式芯片电阻，其中，该瓷浆及该第二浇注瓷浆是由不同的多孔性陶瓷材料成份或相同的多孔性陶瓷材料成份但不同孔隙之一构成。

8.如权利要求4所述多层共烧的积层堆叠式芯片电阻，其中，该基材层的两端各形成一端极面，嵌入有一对彼此间相互平行并间隔一预定间距的金属导热层，该金属导热层各别以一水平方向延伸至该基材层其中之一的端极面。

9.一种多层共烧的积层堆叠式芯片电阻制造方法，该方法包括下列步骤：

(a)制备一包括有溶剂、黏结剂、分散剂的瓷浆；

(b)将该瓷浆附着于一承载膜的表面而形成一陶瓷膜；

(c)将复数层该陶瓷膜迭置形成一具有预定厚度的陶瓷基体；

(d)在该陶瓷基体的表面形成一电阻层，该电阻层的端部以一水平方向各别延伸形成端极连接端；

(e)在该电阻层的表面形成该陶瓷膜；

(f)重复数次步骤(d)～(e)，以在该陶瓷基体上形成一包括有复数层电阻层的积层堆叠电阻结构单体，该每一电阻层彼此间相互平行并以垂直方向迭置间隔一预定间距；将该积层堆叠电阻结构单体与该陶瓷基体，于窑炉中以一预定烧结温度及一预定烧结时间烧结，将该积层堆叠电阻结构单体与该陶瓷基体烧结定型；

(g)将该烧成定型后的该积层堆叠电阻结构单体的两个端极面，以一导电材料分别形成一对端极，且使该每一电阻层的端极连接端连接于该端极，而制成一积层堆叠式芯片电阻。

10.如权利要求11所述多层共烧的积层堆叠式芯片电阻制造方法，其中，在步骤(a)之前包括下列步骤：

(h)制备一第二浇注瓷浆；

(i)以该第二浇注瓷浆制成一基材层；

(j)将该积层堆叠电阻结构单体迭置在该基材层上。