[发明专利]一种应用于粗粒度可重构阵列的配置方法有效
| 申请号: | 201110360639.7 | 申请日: | 2011-11-15 |
| 公开(公告)号: | CN102508816A | 公开(公告)日: | 2012-06-20 |
| 发明(设计)人: | 陈人;齐志;曹鹏;时龙兴;陆生礼 | 申请(专利权)人: | 东南大学 |
| 主分类号: | G06F15/78 | 分类号: | G06F15/78;G06F9/45 |
| 代理公司: | 南京苏高专利商标事务所(普通合伙) 32204 | 代理人: | 柏尚春 |
| 地址: | 214135 江苏省无*** | 国省代码: | 江苏;32 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 应用于 粒度 可重构 阵列 配置 方法 | ||
技术领域
本发明涉及嵌入式可重构设计领域,具体涉及一种为粗粒度可重构计算阵列提出的配置方法。
背景技术
可重构计算是目前高性能并行计算领域的一个研究热点,它能够在性能、功耗及灵活性三个方面取得一个很好的权衡,粗粒度可重构计算阵列是可重构系统的运算部件,拥有海量的计算资源和充足的路由资源,通过对其运算单元的功能和路由进行合理配置,可以充分的发掘计算的并行性。相对于通用处理器来说,可重构计算阵列的运算效率有了极大的提高,因而特别适合计算密集型和数据密集型的应用,尤其是图形和视频解码应用。
根据重构方式的不同,可重构系统可以分为静态可重构系统和动态可重构系统。静态可重构系统是指可重构部分的逻辑功能静态重载。相对于静态可重构系统,动态可重构系统能够在系统运行时改变其配置,从而减少了配置重构的开销,提高了系统运行的效率。但由于阵列规模的不断扩大和配置文件的不断增加,在可重构系统处理视频编解码等高性能并行计算的应用过程中,配置切换的开销往往是制约其性能提高的瓶颈,并且这一开销在可重构多媒体系统的功耗开销中占主要地位。进一步的缩短配置切换的时间并减少配置频繁切换所带来的功耗开销对粗粒度可重构阵列的配置设计及重构方法提出了更高的要求。
然而,配置切换的时间与配置的定义方案紧密相关,好的配置定义方案有利于减少配置切换时的信息量,进而能够减少配置切换所带来的时间和功耗开销。目前在粗粒度可重构系统研究领域,常见的配置定义方案是每一条配置对应一个RC( Reconfigurable Cell ,可重构单元)。这种配置定义的方式意味着配置切换的对象是每一个RC,而每一条配置所包括的内容及格式上的定义又都是一致的,因此在重新配置的过程中配置和配置之间存在很多的重复信息。然而,在粗粒度可重构阵列进行配置映射的过程中,配置切换时通常是多个RC同时进行配置的切换,而很少针对单个RC进行配置切换,因而, RC间的重复配置信息可以通过设计配置定义方案及相应的配置切换方法来压缩和减少。综上可知,一种新的配置设计的方案显得很有必要,它不是以RC为配置对象,而是以一条由多个数据相互依赖的RC组成的数据链路为配置对象,重构的对象是数据链路而不是RC,相对于传统以RC为配置对象的配置设计方法,它利用了多个RC之间存在的配置大量重复并以及配置切换通常是多个RC同时进行切换的特点,而这些特点意味着较大的配置压缩空间,因而在对配置信息进行合理的格式定义后,可以有效减少配置切换的配置信息量,降低配置切换的时间开销。
发明内容
技术问题:本发明提供一种可以压缩配置信息量、降低配置切换过程中的功耗开销、减少配置切换时间的应用于粗粒度可重构阵列的配置方法。
技术方案:本发明的一种应用于粗粒度可重构阵列的配置方法,在以数据链路为基本描述对象的配置定义基础上,首先对粗粒度可重构阵列上执行的程序所对应的每条配置进行配置生成,所述的程序是采用C源代码进行描述的应用对象,然后根据所述程序的C源代码的执行顺序对所有配置对应的数据链路进行配置映射;
所述的配置定义为:编译器读取程序的C源代码后经过编译生成多条配置,一条配置对应一条数据链路,该数据链路的定义为:每一条数据链路由多个存在数据依赖关系的节点组成,每个节点对应一个可重构单元RC,且每一条数据链路都能够一次性映射于粗粒度可重构阵列CGRA之上;所述的数据依赖关系是指数据链路中除第一个节点以外的每一个节点的输入都依赖于前一个节点的输出,第一个节点的输入来自于全局存储资源;所述的能够一次性映射于粗粒度可重构阵列CGRA之上是指数据链路中所包括的节点的个数不多于粗粒度可重构阵列CGRA实际所拥有的可重构单元RC的数量;
并且,一条配置由一条路由及功能配置和一条或多条数据配置组成,多条数据配置共用一条路由及功能配置,即配置的切换过程中只切换新的数据配置,而保留原来己加载的路由及功能配置的内容不变;
所述的配置生成包括以下步骤:
步骤1,将所述程序的C源代码输入编译器前端,生成数据流图DFG;
步骤2,将数据流图DFG输入编译器后端,编译器后端基于硬件资源的约束,将输入的每一张数据流图DFG切割为多张数据流图DFG子图,这些数据流图DFG子图都能够一次性映射到粗粒度可重构阵列CGRA之上;所述的基于硬件资源的约束包括可重构单元RC的个数,局部存储资源的大小,全局存储资源的大小;
步骤3,编译器后端按照配置定义中所述的数据链路定义,将每一张数据流图DFG子图切分为多条数据链路;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东南大学,未经东南大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110360639.7/2.html,转载请声明来源钻瓜专利网。





