[发明专利]用于处理器中的算术逻辑和移位装置

权利要求书

1.一种系统，其包含：

第一数据通道，其包含：算术逻辑单元、数据高速缓冲存储器、多路复用器和可编程移位器装置；

第二数据通道，其包含：所述算术逻辑单元、所述多路复用器和所述可编程移位器装置；

其中在地址产生模式中，数据经由所述第一数据通道从所述算术逻辑单元通过所述数据高速缓冲存储器、所述多路复用器和所述可编程移位器装置流向寄存器堆；且

其中在算术模式中，响应于由指令高速缓冲存储器提供到所述算术逻辑单元、所述多路复用器和所述可编程移位器装置的共用控制信号，数据经由所述第二数据通道从所述算术逻辑单元通过所述多路复用器和所述可编程移位器装置流向所述寄存器堆。

2.根据权利要求1所述的系统，其中所述第一数据通道是无环路的。

3.根据权利要求1所述的系统，其中所述算术逻辑单元选自减法器、加法器、比较器或其组合的群组。

4.根据权利要求1所述的系统，其中所述可编程移位器装置是载入对准器。

5.根据权利要求1所述的系统，其中所述算术逻辑单元接收第一操作数和第二操作数，其中所述第一操作数是基址，且所述第二操作数是地址偏移值。

6.根据权利要求1所述的系统，其中所述多路复用器具有：从所述算术逻辑单元接收算术输出的第一多路复用器输入、从所述数据高速缓冲存储器接收数据的第二多路复用器输入和接收所述共用控制信号的控制多路复用器输入。

7.根据权利要求6所述的系统，其中所述可编程移位器装置在所述算术模式中接收和处理来自所述算术逻辑单元的所述算术输出。

8.根据权利要求6所述的系统，其中所述算术输出的大小是一字节、一半字、一全字或一双字中的一者。

9.根据权利要求6所述的系统，其中所述算术输出的长度是六十四个位。

10.根据权利要求6所述的系统，其中在所述算术模式中接收的所述算术输出包含由所述算术逻辑单元执行的算术运算产生的数据和指示所述数据将被所述可编程移位器装置移位的量的位。

11.根据权利要求10所述的系统，其中所述位是所述算术输出内的一组三个最低有效位。

12.根据权利要求1所述的系统，其中所述共用控制信号包含计算机执行载入指令的操作码。

13.根据权利要求1所述的系统，其中所述共用控制信号包含计算机执行存储指令的操作码。

14.根据权利要求1所述的系统，其中所述第一数据通道和所述第二数据通道被包含在经配置以执行多个独立程序线程的多线程处理器中。

15.根据权利要求1所述的系统，其中所述系统是音频文件播放器，且所述系统进一步包含：音频编码器/解码器CODEC、耦合到所述CODEC的数字信号处理器和耦合到所述数字信号处理器的多媒体卡。

16.根据权利要求1所述的系统，其进一步包含地址产生单元，所述地址产生单元包含所述第一数据通道和所述第二数据通道，其中所述指令高速缓冲存储器在所述地址产生单元的外部。

17.根据权利要求1所述的系统，其中所述可编程移位器装置包含所述多路复用器。

18.根据权利要求1所述的系统，其中所述第一数据通道和所述第二数据通道共享一个多路复用器。

19.一种方法，其包含：

在地址产生模式中经由第一数据通道传送数据，其中所述第一数据通道包含算术逻辑单元、数据高速缓冲存储器、多路复用器和可编程移位器装置，其中在所述地址产生模式中，数据经由所述第一数据通道从所述算术逻辑单元通过所述数据高速缓冲存储器、所述多路复用器和所述可编程移位器装置流向寄存器堆；和

在算术模式中经由第二数据通道传送数据，其中所述第二数据通道包含所述算术逻辑单元、所述多路复用器和所述可编程移位器装置，其中在所述算术模式中，响应于由指令高速缓冲存储器提供到所述算术逻辑单元、所述多路复用器和所述可编程移位器装置的共用控制信号，数据经由所述第二数据通道从所述算术逻辑单元通过所述多路复用器和所述可编程移位器装置流向所述寄存器堆。