[发明专利]铜互连结构的制作方法无效
| 申请号： | 201110301055.2 | 申请日： | 2011-09-28 |
| 公开（公告）号： | CN102324400A | 公开（公告）日： | 2012-01-18 |
| 发明（设计）人： | 陈玉文;徐强;郑春生;张文广 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 陆花 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 互连 结构 制作方法 | ||
1.一种铜互连结构的制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有底部金属层；
在所述底部金属层和半导体衬底上依次形成刻蚀停止层、超低K介质层、低介电常数保护层、硬掩膜层；
以所述硬掩膜层为掩膜，进行刻蚀工艺和/或灰化工艺，在所述刻蚀停止层、超低K介质层、低介电常数保护层内形成大马士革开口，所述大马士革开口露出所述底部金属层；
对所述大马士革开口的侧壁进行等离子体处理，以降低所述刻蚀工艺和/或灰化工艺对所述超低K介质层的损伤；
在所述等离子体处理之后，在所述大马士革开口内形成铜互连层，所述铜互连层与所述底部金属层电连接。
2.如权利要求1所述的铜互连结构的制作方法，其特征在于，所述超低K介质层的K值范围为2.2～2.8。
3.如权利要求1所述的铜互连结构的制作方法，其特征在于，所述等离子体处理采用含碳氢的等离子体进行。
4.如权利要求1所述的铜互连结构的制作方法，其特征在于，所述刻蚀停止层的材料为SiN或SiC或SiOC或SiOCN或SiCN。
5.如权利要求1所述的铜互连结构的制作方法，其特征在于，所述低介电常数保护层的材料为有机硅、聚合体、苯二氮、聚四氧乙烯、聚对二甲苯、聚醚、聚酰亚胺、聚酰胺、碳掺杂介质材料、碳掺杂有机硅玻璃、碳掺杂二氧化硅、氟硅玻璃、碳氧化硅中的至少一种。
6.如权利要求1所述的铜互连结构的制作方法，其特征在于，所述低介电常数保护层的厚度为200～600埃。
7.如权利要求1所述的铜互连结构的制作方法，其特征在于，所述低介电常数保护层的K值为4.5～5.5。
8.如权利要求1所述的铜互连结构的制作方法，其特征在于，所述超低K介质层采用有机聚合物旋涂工艺或采用基于SiO2材料的CVD工艺形成。
9.如权利要求1所述的铜互连结构的制作方法，其特征在于，所述超低K介质层的厚度范围为2000～6000埃。
10.如权利要求1所述的铜互连结构的制作方法，其特征在于，所述硬掩膜层的材质为金属，所述金属为Ta或Ti或W或TaN或TiN或WN。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110301055.2/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
