[发明专利]具有受应力区域的半导体本体

说明书

技术领域

本发明的实施例涉及一种半导体本体和一种具有带有受应力（verspannt）区域的半导体本体的电子元件以及一种用于制造这种半导体本体的方法。

背景技术

尤其是在MOS晶体管中需要具有张紧区域的半导体本体。

图1a例如示出半导体本体4中的具有漏极区1、源极区2和沟道区域3的PMOS晶体管。在沟道区域4上布置有通过栅极氧化物6与沟道区域3分开的栅电极5。漏极区1以及源极区2配备有接点7或8。

在所示的示例中，漏极区1和源极区2由硅锗制成，而沟道区域3由硅制造。由于硅锗的与硅相比较大的晶格常数，所以在硅中在平行于沟道区域3中的表面的平面中生成了压应力。箭头象征了所生成的压应力。该压应力导致自由空穴的有效质量的降低，并因此导致空穴移动性的提高。

图1b中所示出的另一个示例示出了，由于在栅极上采用了合适的覆盖材料9而诱导了沟道区域3中的拉应力（作为箭头示出）。该诱导的拉应力导致自由电子的有效质量的降低，并因此导致电子移动性的提高，使得以此方式可以生成具有较小沟道电阻的NMOS晶体管。

不过将不同的材料用于生成应力具有多种缺点。一方面使得制造过程昂贵。除此之外，不同材料的采用常常也要求附加的材料专门的附着层材料、金属化材料和钝化材料，以至于制造过程更复杂和因此进一步使其昂贵。

发明内容

本发明的任务所以是，提供一种可以更便宜和更简单地制造的具有受应力的层的半导体本体。

通过独立权利要求1和6所述的特征表征了本发明。本发明的改进方案在从属权利要求中找出。

本发明的实施形式一般涉及由半导体材料制成的半导体本体，该半导体本体具有：沿参考方向具有第一晶格常数的半导体材料的第一单晶区域、沿参考方向具有不同于第一晶格常数的第二晶格常数的半导体材料的第二单晶区域、以及在第一区域和第二区域之间的第三受应力的单晶区域。

在此和在以下，“受应力”意味着，第一区域的晶格常数在第二区域中继续延续，尽管第二区域的晶格常数大于或小于第一区域的晶格常数。因此在晶体中形成了出现在第一区域和第二区域之间的受应力区域中的机械应力。在无应力的半导体本体中，由晶格结构中的晶格缺陷（Fehlstellen）来补偿晶格常数之间的差别。

通过对于第一区域和第二区域采用同一种例如硅的半导体材料——但是两个区域具有不同的晶格常数，能够提供一种可以更便宜和更简单地制造的、具有受应力区域的半导体本体，因为不必采用不同的材料。

一种用于在同一半导体材料的两个区域之间使晶格结构受应力的可能性在于，半导体材料的第一单晶区域具有第一晶体取向并且第二单晶区域具有不同于第一晶体取向的第二晶体取向。

尤其合适的是，第一晶体取向是（100）并且第二晶体取向是（111）或（311）。在此，在括号中的数字说明表示立方晶格的米勒指数（Millerindiz）。第二区域在第一区域的（100）取向上的（111）或（311）取向可以特别有利地实现。

一种特别的实施形式涉及一种具有上述半导体本体的电子元件，其中在半导体本体中含有构成至少一个PN结的至少两个掺杂物区。

所述电子元件尤其是可以具有一种半导体本体，在该半导体本体中构成有第一导电类型的第一掺杂物区、第一导电类型的第二掺杂物区、和与第一导电类型相反的第二导电类型的处于第一和第二掺杂物区之间的第三掺杂物区，并且其中至少第三掺杂物区至少部分地包括半导体本体的受应力的区域。例如在如此构成的MOSFET中，通过受应力的区域可以提高在第三掺杂物区（沟道区）中的载流子移动性，或降低沟道电阻。

第三受应力的单晶区域可以因此完全大致上只设置在载流子移动性的提高是有利的元件区域中，例如在MOSFET控制电极之下的反向沟道的区域中是这种情况。在pn结的边缘端接的区域中，也就是在电子功率半导体元件的活性区域之外，可能有利的是，不提高载流子的移动性，因为这由于在较低电压下开始的雪崩击穿而可能导致击穿电压的降低。