[发明专利]半导体压力传感器及其制造方法

说明书

技术领域

本发明涉及半导体压力传感器及其制造方法，特别涉及具备多晶硅应变计电阻(gauge resistor)的半导体压力传感器及其制造方法。

背景技术

作为压力传感器的一个形态，存在利用了半导体基板的半导体压力传感器。在该半导体压力传感器中，在硅基板的表面上形成多个扩散电阻，所述扩散电阻成为电阻对应所施加的压力而变化的应变计电阻，该扩散电阻通过电阻值低的扩散布线桥接。应变计电阻配置在例如矩形状的隔膜(薄膜)的4边的各自的部分。另一方面，在硅基板中，在配置应变计电阻的区域的相反侧的表面形成用于形成隔膜的凹部。专利文献1公布了这种半导体压力传感器。

专利文献1：日本特开平3-6824号公报

在现有的半导体压力传感器中，将硅基板研磨至既定的厚度后，再通过隔着既定的蚀刻掩模对硅基板的背面实施蚀刻，形成上述的凹部即隔膜(diaphragm)。

在这样的制造方法中，凹部下的硅基板的厚度由蚀刻的时间控制，从而存在隔膜的厚度容易产生偏差这一问题。另外，即使想使隔膜的厚度变薄，若考虑硅基板的研磨量与蚀刻量在硅基板面内的偏差量，则其厚度以10μm左右为限度。另外，由于硅基板的蚀刻的偏差，凹部的位置相对应变计电阻偏移，从而难以高精度地小型化。

发明内容

因此，本发明是鉴于如上所述的问题点而完成的，其目的在于提供能抑制半导体压力传感器的小型化所伴随的性能偏差的技术。

本发明涉及的半导体压力传感器的制造方法，具备：(a)在半导体基板上形成具有多个第1开口的第1绝缘膜的工序，以及(b)在所述第1绝缘膜上形成在该第1绝缘膜的所述多个第1开口内与所述半导体基板相接的牺牲层的工序。而且具备：(c)在所述牺牲层上形成层叠构造的工序，所述层叠构造包含多晶硅隔膜、在应成为该多晶硅隔膜的下方的真空室的空间侧形成的多晶硅应变计电阻、以及内包它们并具有与所述牺牲层相接的蚀刻液导入孔的绝缘膜群。而且具备：(d)使蚀刻液通过所述蚀刻液导入孔蚀刻所述牺牲层，从而将所述层叠构造作为在所述真空室上起作用的隔膜体而形成，并且通过蚀刻所述半导体基板中的所述第1绝缘膜的所述第1开口下的表面，形成应成为所述真空室的所述空间以及配置在该空间中并向所述隔膜体的中央附近突出的隔膜制动器(stopper)的工序。

依据本发明，由能高精度地控制膜厚、形状及对位的层叠构造形成隔膜体。因而，能够抑制半导体压力传感器的小型化所伴随的性能的偏差。另外，隔膜制动器以支撑隔膜体中容易应变的中央附近的方式突出，从而能够防止隔膜体的破坏，能够期待隔膜体的薄膜化、小型化。另外，多晶硅应变计电阻配置在多晶硅隔膜的下方的真空室侧，从而难以受到外部环境的影响。因此，能够获得可靠性高的半导体压力传感器。另外，通过蚀刻，隔膜体中的空间与牺牲层邻接而形成。因而，能够改善蚀刻液等的流动，从而能够缩短蚀刻等工序所耗费的时间，能够缩短半导体压力传感器的制造时间。

附图说明

图1是示出实施方式1涉及的半导体压力传感器的俯视图。

图2是示出实施方式1涉及的半导体压力传感器的A-A线的剖面图。

图3是示出实施方式1涉及的半导体压力传感器的电路结构的图。

图4是示出实施方式1涉及的半导体压力传感器的制造工序的剖面图。

图5是用于说明实施方式1涉及的半导体压力传感器的多晶硅膜的厚度的图。

图6是示出实施方式2涉及的半导体压力传感器的俯视图。

图7是示出实施方式2涉及的半导体压力传感器的A-A线的剖面图。

图8是示出实施方式2涉及的半导体压力传感器的B-B线的剖面图。

图9是示出实施方式2涉及的半导体压力传感器的C-C线的剖面图。

图10是示出实施方式2涉及的半导体压力传感器的D-D线的剖面图。

图11是示出实施方式2涉及的半导体压力传感器的E-E线的剖面图。

图12是示出实施方式2涉及的半导体压力传感器的制造工序的剖面图。

图13是示出实施方式2涉及的半导体压力传感器的制造工序的剖面图。

图14是示出实施方式2涉及的半导体压力传感器的制造工序的剖面图。

图15是示出实施方式2涉及的半导体压力传感器的制造工序的剖面图。

图16是示出实施方式2涉及的半导体压力传感器的制造工序的剖面图。

图17是示出实施方式3涉及的半导体压力传感器的俯视图。

图18是示出实施方式3涉及的半导体压力传感器的A-A线的剖面图。