[发明专利]具有三维存储单元阵列的非易失性存储器件

权利要求书

1.一种非易失性存储器件，包括：

三维存储单元阵列，其包括多个存储单元，所述多个存储单元排列成堆叠于衬底上的多个存储单元阵列层，从而使多个字线从最靠近衬底的最低存储单元阵列层跨越所述多个存储单元阵列层延伸到最远离衬底的最高存储单元阵列层；

电压生成器电路，其产生第一电压信号和第二电压信号；以及

行选择电路，其同时将第一电压信号施加到所述多个字线当中的被选字线以及将第二电压信号施加到所述多个字线当中的未选字线，

其中，所述被选字线和所述未选字线具有不同的电阻，并且

在定义的时段内以相同的上升斜率将第一电压信号施加到被选字线以及将第二电压信号施加到未选字线。

2.如权利要求1所述的非易失性存储器件，其中，在所述定义的时段内，所述电压生成器电路将所述第一电压信号和第二电压信号从第一电平增加到第二电平。

3.如权利要求2所述的非易失性存储器件，其中，所述第一电平是地，并且所述第二电平是通过电压电平。

4.如权利要求2所述的非易失性存储器件，其中，所述第一电平是通过电压电平，并且所述第二电平是编程电压电平。

5.如权利要求1所述的非易失性存储器件，其中，所述电压生成器电路包括：

第一电压生成器，其将第一电压信号步进式地生成到编程电压电平；以及

第二电压生成器，其步进式地生成步进地到达通过电压电平的第二电压信号。

6.如权利要求1所述的非易失性存储器件，还包括控制逻辑，其控制所述电压生成器电路和所述行选择电路的操作。

7.如权利要求6所述的非易失性存储器件，其中，所述控制逻辑包括斜坡逻辑，该斜坡逻辑定义所述上升斜率。

8.如权利要求6所述的非易失性存储器件，还包括与所述控制逻辑分离的斜坡控制单元，该斜坡控制单元控制所述电压生成器电路以定义所述上升斜率。

9.如权利要求6所述的非易失性存储器件，其中，所述行选择电路包括：

字线驱动器，其接收第一电压信号和第二电压信号；

斜坡器，其被配置为调整第一电压信号和第二电压信号各自的第一上升斜率和第二上升斜率，以产生第一驱动信号和第二驱动信号；以及

行译码器，其选择性地施加所述第一驱动信号和第二驱动信号到所述多个字线。

10.如权利要求9所述的非易失性存储器件，其中，所述斜坡器被配置在所述字线驱动器内。

11.如权利要求2所述的非易失性存储器件，其中，所述第一电平是地，并且所述第二电平是未选择读电压电平。

12.如权利要求2所述的非易失性存储器件，其中，所述第一电平是未选择读电平，并且所述第二电平是选择读电平。

13.一种非易失性存储器件，包括：

三维(3D)存储单元阵列，其包括多个存储单元，所述多个存储单元排列成堆叠在衬底上的多个存储单元阵列层，以使得多个字线从最靠近衬底的最低存储单元阵列层跨越所述多个存储单元阵列层延伸到最远离衬底的最高存储单元阵列层，其中，所述三维存储单元阵列包括柱，所述柱延伸通过所述多个存储单元阵列层，并且随着所述柱从最高存储单元阵列层向最低存储单元阵列层延伸，其宽度逐渐变窄；

电压生成器电路，其产生第一电压信号和第二电压信号；以及

行选择电路，其同时将第一电压信号施加到所述多个字线当中的被选字线以及将第二电压信号施加到所述多个字线当中的未选字线，

其中，所述多个字线中的每一个以不同的横截面积与所述柱相交，使得被选字线和未选字线具有不同的电阻，并且

在定义的时段内以相同的上升斜率将第一电压信号施加到被选字线以及将第二电压信号施加到未选字线。

14.如权利要求13所述的非易失性存储器件，其中，在所述定义的时段内，所述电压生成器电路将所述第一电压信号和第二电压信号从第一电平增加到第二电平。

15.如权利要求14所述的非易失性存储器件，其中，所述第一电平是地，并且所述第二电平是通过电压电平。

16.如权利要求15所述的非易失性存储器件，其中，所述第一电平是通过电压电平，并且所述第二电平是编程电压电平。