[发明专利]用于IP核的处理器接口及其自动生成方法

说明书

技术领域

本发明涉及处理器开发技术领域，具体涉及一种用于IP核的处理器接口以及寄存器传输级（Register Transfer Level，RTL）代码的自动生成方法。

背景技术

随着半导体制造技术的飞速发展，处理器的规模越来越大，处理器的设计复杂性也不断增加。IP核（Intellectual Property core）是一段具有特定电路功能的硬件描述语言程序，该程序与集成电路工艺无关，可以移植到不同的半导体工艺中去生产集成电路芯片，因此重复利用现有的IP核，可以有效节省处理器的设计和验证时间，大大缩短处理器的上市周期、降低处理器的开发成本。

IP核的接口协议一般根据最初设计时的处理器结构进行设计，如果需要在具有不同处理器结构的新处理器中重用该IP核，由于处理器结构不同，因此接口的不匹配使得IP核与处理器之间不能直接相连。因此，实现IP核复用的难点就在于如何高效地将IP核连接到处理器接口上，它需要考虑的问题主要包括：

1）时钟同步，处理器接口和IP核可能工作于不同的时钟频率，信号进行跨时钟域传输需要进行时钟同步；

2）数据缓存，处理器接口和IP核的数据宽度可能不同，为满足不同的数据宽度或接口协议时序约束需要进行数据缓存；

3）协议转换，处理器的接口协议和IP核的接口协议可能互不兼容，因此需要进行协议转换，才能保证数据正确传输。

为了连接接口协议互不兼容IP核和处理器，通常的做法是设计一个接口协议转换逻辑（Wrapper）。但是，这种方法的缺点是对于每个接入处理器的IP核都需要重新设计一个Wrapper，并要进行反复测试，以保证其正确性。因此，这这种方法增加了设计复杂度，降低了IP核的重用性，不能实现IP核的即插即用。

为了能够实现IP核真正的即插即用，目前有第三方组织提出了虚拟组件接口(Virtual Component Interface，VCI)思想来解决这一问题：将VCI协议作为连接IP核和处理器接口的中间协议，且该第三方组织提供VCI协议到各种常用协议的Wrapper，在IP核设计时IP核的接口采用VCI协议设计，IP核连接处理器时选择使用处理器接口协议对应的Wrapper，IP核与Wrapper连接，Wrapper再连接处理器接口。但是，一方面由于VCI思想出现的较晚，并且仅是由第三方组织提出并提供常用协议的Wrapper，因此现有的许多IP核并没与VCI协议兼容，现有IP核的接口必须进行重新设计才能符合VCI协议，这显然并不现实。另一方面，VCI协议作为IP核和处理器之间的中间协议而存在，也降低了IP核和处理器之间的接口性能。因此，基于VCI协议的方法存在兼容性不好、接口效率不高的问题。

发明内容

本发明要解决的技术问题是：提供一种兼容性好、接口效率高、设计复杂度低，能够实现IP核的即插即用、能够将IP核高效连接到处理器的用于IP核的处理器接口及其自动生成方法。

为了解决上述技术问题，本发明采用的技术方案为：

一种用于IP核的处理器接口，包括相互连接的数据缓冲同步单元和采用IP核互补接口协议的接口协议模块，所述接口协议模块与IP核相连，所述接口协议模块通过数据缓冲同步单元与处理器相连，所述数据缓冲同步单元包括用于缓冲不同数据处理宽度的IP核和处理器之间数据的数据缓冲模块和用于同步不同时钟域的IP核和处理器之间数据时钟的时钟同步模块，所述数据缓冲模块与时钟同步模块相连。

作为本发明用于IP核的处理器接口的进一步改进：

所述时钟同步模块包括多个信号同步逻辑单元，所述信号同步逻辑单元包括用于转换电平信号和第一时钟域脉冲信号的第一电平脉冲转换逻辑、用于将电平信号锁存的锁存器和用于转换电平信号和第二时钟域脉冲信号的第二电平脉冲转换逻辑，所述第一电平脉冲转换逻辑、锁存器和第二电平脉冲转换逻辑依次相连。

所述锁存器为具有电平信号两次锁存功能的两级同步锁存器。

所述数据缓冲模块包括数据分割逻辑和数据组合逻辑，所述数据分割逻辑包括写数据寄存器、写地址寄存器、写控制信号寄存器和带有状态计数器的写入控制器，所述写数据寄存器、写地址寄存器、写控制信号寄存器分别与写入控制器相连；所述数据组合逻辑包括读数据寄存器、读地址寄存器、读控制信号寄存器和带有状态计数器的读取控制器，所述读数据寄存器、读地址寄存器、读控制信号寄存器分别与读取控制器相连。

本发明还提供一种用于IP核的处理器接口自动生成方法，其实施步骤如下：