[发明专利]复合介质层的SiCMOS电容及其制作方法

说明书

技术领域

本发明属于微电子技术领域，涉及微电子器件，特别是一种复合介质层的SiC MOS电容，可用于SiC功率集成电路和SiC功率分离器件的制作。

背景技术

SiC材料作为第三代半导体的典型代表，以其优良的物理化学特性成为制作高温、高功率、高频及高抗辐照器件的理想材料。SiC材料与以Si代表的第一代半导体材料和以GaAs为代表的第二代半导体材料相比具有禁带宽度大、临界击穿电场高、热导率高等优点，因此目前对于SiC材料和器件、工艺的研发成为微电子技术研究领域的热点。

与其它的宽禁带半导体相比，SiC材料的一个显著的优点就是可以通过热氧的方法在其表面直接生成SiO₂，这就意味着SiC材料是制作大功率MOSFET及IGBT等SiO₂/SiC MOS器件的理想材料。但是，目前阻碍SiO₂/SiC MOS器件发展的原因有以下几点：

首先，与Si材料相比SiC表面通过干氧氧化形成SiO₂的速度相当的慢，SiO₂的厚度不能生长的太厚。

其次，在干氧氧化的过程中由于SiO₂/SiC结构中的界面态密度特别的高，尽而导致SiO₂/SiC MOS器件中沟道的迁移率很低，且导通电阻很高。

最后，由于SiC材料的临界击穿电场很高，即为～3×10⁶V/cm，因而在器件反向阻断的条件下，当SiC内部的电场达到该临界值之后SiO₂中的电场最大值就达到了约～7.5×10⁶V/cm，如此高的电场强度会导致器件的可靠性变的很糟糕。因此，目前研究采用何种新工艺手段来改善SiO₂/SiC界面特性，降低界面态密度提高氧化层可靠性成为了一个SiC器件研究中备受关注的领域。

目前，改善SiO₂/SiC界面特性的主要的手段是对SiO₂/SiC界面进行氮化处理，既采用在NO或N₂O的环境中对SiO₂层进行退火处理或者利用N⁺离子注入的方法对SiO₂/SiC界面进行氮化。这两种工艺手段虽然都可以在一定程度改善器件的界面特性，但是仍然存在着一些负面效应，如第一种方法无法控制界面处的氮的含量，工艺难度较大。第二种方法虽然可以精确的控制界面处的氮的含量有效的降低界面态密度，但N⁺离子注入过程导致了氧化层和界面晶格受到损伤，器件特性受到影响。且上述两种方法都不能改善氧化层的可靠性。另外针对氧化层的可靠性问题，有研究者采用高k介质材料，如用HfO₂，Al₂O₃代替SiO₂层作为MOS器件介质材料，这种方法虽然在一定程度改善了介质层的耐压能力，但是该工艺不能有效的降低器件的界面态密度，导致了栅漏电流过大。

发明内容

本发明目的在于针对上述已有技术的不足，提供了一种复合介质层的SiC MOS电容及其制作方法，以降低界面态密度，减小栅漏电流，并进一步改善介质层的耐压能力，提高器件的可靠性。

为实现上述目的，本发明的SiC MOS电容，包括SiC衬底、栅介质层以及正负电极，其特征在于N型重掺杂SiC衬底层上设有N型轻掺的SiC外延层，SiC外延层上设有SiO₂的过渡层，SiO₂过渡层上设有Hf_xAl_1-xON层，该SiO₂过渡层和Hf_xAl_1-xON层组成复合栅介质层结构，正负电极分别从Hf_xAl_1-xON的表面和SiC衬底的背面引出。

所述轻掺的SiC外延层，厚度为10～100μm，掺杂浓度为1×10¹⁵～5×10¹⁵cm^-3。

所述SiO₂过渡层的厚度为1～15nm。

所述Hf_xAl_1-xON层的厚度为10nm～30nm。

为实现上述目的，本发明的SiC MOS电容制作方法，包括如下步骤：