[发明专利]具有防止误翻转功能的欠压锁存电路有效
| 申请号: | 201110168240.9 | 申请日: | 2011-06-21 |
| 公开(公告)号: | CN102231509A | 公开(公告)日: | 2011-11-02 |
| 发明(设计)人: | 来新泉;袁冰;韦玮;赵永瑞;李亚军 | 申请(专利权)人: | 西安电子科技大学 |
| 主分类号: | H02H3/24 | 分类号: | H02H3/24 |
| 代理公司: | 陕西电子工业专利中心 61205 | 代理人: | 田文英;王品华 |
| 地址: | 710071*** | 国省代码: | 陕西;61 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 具有 防止 翻转 功能 欠压锁存 电路 | ||
1.一种具有防止误翻转功能的欠压锁存电路,包括防止误翻转输出的低压保护电路、用于检测电源电压变化的电源采样电路、用于设置欠压锁存阈值的带隙比较器和对输出信号进行放大处理的共源极放大电路四部分;低压保护电路输出端连接所述带隙比较器控制端,所述电源采样电路和共源极放大电路输入端分别与所述带隙比较器输出端相连。
2.根据权利要求1所述的具有防止误翻转功能的欠压锁存电路,其特征在于所述的低压保护电路包括六个PMOS管,两个NMOS管,两个非门;其中:
所述六个PMOS管中的PMOS管(1)、PMOS管(2)和PMOS管(3)分别以二极管连接方式串联形成分压结构,对带隙比较器工作电压VDD1进行检测,PMOS管(2)和PMOS管(3)分别接NMOS管(7)的栅极,PMOS管(5)、PMOS管(6)和NMOS管(8)以正反馈形式连接;
所述两个NMOS管中的NMOS管(7)和PMOS管(4)的漏极相连,源极分别接地与电源,PMOS管(4)的栅极接地;
所述两个非门中的非门(9)和非门(10)串联,非门(9)的输入端接PMOS管(4)和NMOS管(7)的漏极以及NMOS管(8)的栅极;非门(10)输出端接至带隙比较器输入端。
3.根据权利要求1所述的具有防止误翻转功能的欠压锁存电路,其特征在于:所述电源采样电路包括一个齐纳二极管,三个电阻,一个NMOS管;其中:
所述一个齐纳二极管(11)阴极接电源电压,阳极与电阻(14)相连;
所述三个电阻中的电阻(12)、电阻(13)、电阻(14)与齐纳二极管(11)阳极串联,电阻(14)接地,电阻(13)与电阻(14)的连接端输出接至带隙比较器输入端;
所述一个NMOS管(15)与电阻(13)并联,栅极接带隙比较器输出端。
4.根据权利要求1所述的具有防止误翻转功能的欠压锁存电路,其特征在于:所述带隙比较器包括一个NMOS管,两个PMOS管,八个电阻,四个NPN管;其中:
所述一个NMOS管(26)的漏极与电阻(25)和电阻(24)串联,源极接地,栅极接非门(10)的输出;
所述两个PMOS管中的PMOS管(16)和PMOS管(17)构成电流镜负载;
所述八个电阻中的电阻(18)和电阻(19)分别和PMOS管(16)、PMOS管(17)漏极相连构成限流限压负载,并分别与NPN管(20)和NPN管(21)集电极相连,共同保证了NPN管(20)和NPN管(21)集电极电压相等,电阻(22)作为NPN管(20)和NPN管(21)的基极限流负载,其两端分别与NPN管(20)和NPN管(21)的基极相连;
所述四个NPN管中的NPN管(20)和NPN管(21)的发射极与电阻(23)相连构成带隙结构,产生基准电压;电阻(28)、电阻(30)、NPN管(27)和NPN管(29)串联,两端接电源和地,电阻(28)和NPN管(29)的集电极相连输出接NPN管(20)的基极,电阻(25)和电阻(24)与NMOS管(26)串联接地,电阻(24)和电阻(25)的连接端接NPN管(29)的基极,构成对基准电压的曲率补偿;PMOS管(17)和电阻(19)作为带隙比较器的输出端接至共源极放大电路的输入端。
5.根据权利要求1所述的具有防止误翻转功能的欠压锁存电路,其特征在于:所述共源极放大电路包括五个PMOS管,八个NMOS管;其中:
所述五个PMOS管中的PMOS管(31)和PMOS管(33)栅极互相连接,镜像自带隙比较器的PTAT电流,其漏极分别与NMOS管(37)和NMOS管(36)的漏极相连;
所述八个NMOS管中的NMOS管(37)、NMOS管(38)和NMOS管(39)的栅极互相连接,并与NMOS管(37)的漏极相连,源极分别与NMOS管(40)、NMOS管(41)和NMOS管(42)的漏极相连,NMOS管(40)、NMOS管(41)和NMOS管(42)的源极均接地,栅极均相连,并与NMOS管(40)的漏极相连,共同构成共源共栅电流镜;PMOS管(32)与NMOS管(38)、NMOS管(41)串联构成第一级共源放大器,输出分别接NMOS管(36)的栅极、PMOS管(35)的栅极和电源采样电路中的NMOS管(15)的栅极;NMOS管(36)和PMOS管(33)串联构成第二级共源放大器,输出接PMOS管(34)的栅极;PMOS管(34)和NMOS管(39)、NMOS管(42)串联构成第三级共源放大器,输出接NMOS管(43)的栅极;PMOS管(35)和NMOS管(43)以推挽形式连接输出欠压锁存信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110168240.9/1.html,转载请声明来源钻瓜专利网。





