[发明专利]介质层的形成方法

说明书

技术领域

本发明涉及半导体制造工艺，特别是一种介质层的形成方法。

背景技术

目前在半导体制造的后段工艺中，为了连接各个部件构成集成电路，通常使用具有相对高导电率的金属材料例如铜进行布线，也就是金属布线。而用于金属布线之间连接的通常为导电插塞。用于将半导体器件的有源区与其它集成电路连接起来的结构一般为导电插塞。现有导电插塞通过通孔工艺或双镶嵌工艺形成。

在现有形成铜布线或导电插塞的过程中，通过刻蚀介质层形成沟槽或通孔，然后于沟槽或通孔中填充导电物质。然而，当特征尺寸达到深亚微米以下工艺的时候，在制作铜布线或导电插塞时，为防止RC效应，须使用超低介电常数(Ultra low k)的介电材料作为介质层(所述超低k为介电常数小于等于2.5)。在美国专利申请US11/556306中公开了一种采用超低k介电材料作为介质层的技术方案。

在半导体器件的后段制作过程中，在制作铜金属布线过程中采用超低k介质层的工艺如图1至图4所示，参考图1，提供半导体衬底10，所述半导体衬底10上形成有如晶体管、电容器、导电插塞等结构；在半导体衬底10上形成超低k介质层20；在超低k介质层20上形成抗反射层(BARC)30，用于光刻工艺中防止光进行下一膜层而影响膜层的性质；在抗反射层30上涂覆光刻胶层40；经过曝光显影工艺，在光刻胶层40上定义出开口的图案。

如图2所示，以光刻胶层40为掩膜，沿开口的图案刻蚀超低k介质层20至露出半导体衬底10，形成沟槽50。

如图3所示，去除光刻胶层和抗反射层；用溅镀工艺在超低k介质层20上形成铜金属层60，且所述铜金属层60填充满沟槽内。

如图4所示，采用化学机械研磨法(CMP)平坦化金属层至露出超低k介质层20，形成金属布线层60a。

现有技术在超低k介质层中形成金属布线或导电插塞时，超低k介质层的介电常数k值会发生漂移，从而导致超低k介质层电容值发生变化(如超低k介质层的电容比低k介质层电容高出40％)，使半导体器件的稳定性和可靠性产生严重问题。

发明内容

本发明解决的问题是提供一种介质层的形成方法，防止在制作金属布线层或导电插塞时，超低k介质层的介电常数k值发生漂移，导致半导体器件的稳定性和可靠性问题。

为解决上述问题，本发明实施例提供一种介质层的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成介质层；对所述介质层进行刻蚀或平坦化工艺，经过上述工艺所述介质层内吸收水份；用远红外线对介质层表面进行处理。

可选的，所述远红外线发生装置为远红外激光器。

可选的，所述远红外的波长范围为3μm～10μm。

可选的，所述远红外处理介质层表面的温度为5℃～10℃，处理时间为80s～150s。

可选的，所述远红外激光器处理介质层采用的功率为50～500w，压力为0.3毫托。

可选的，所述介质层为超低k介质层，介电常数为2.2～2.59。

可选的，所述超低k介质层的材料为SiOCH。

可选的，形成介质层的方法为化学气相沉积法。

可选的，刻蚀介质层采用的是干法刻蚀工艺。

可选的，平坦化所述超低k介质层的方法为化学机械研磨法。

与现有技术相比，本发明技术方案具有以下优点：用远红外线对经过刻蚀和研磨后的介质层表面进行处理，远红外线能吸收刻蚀或研磨过程中进入介质层中的水份，避免了水份对超低k介质层的介电常数的影响，有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。

进一步，所述远红外的波长范围采用3μm～10μm，且远红外处理介质层表面的温度为5℃～10℃，在此条件下远红外线能更有效的吸收刻蚀或研磨过程中进入介质层中的水份，避免了水份对超低k介质层的介电常数的影响，有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。

附图说明

图1至图4为现有技术形成包含超低k介质层的金属布线的示意图；

图5为本发明形成介质层的具体实施方式流程示意图；

图6至图11为本发明形成包含超低k介质层的半导体器件的第一实施例示意图；

图12至图18为在本发明形成包含超低k介质层的半导体器件的第二实施例示意图。

具体实施方式