[发明专利]半导体结构及其制法

说明书

技术领域

本发明涉及一种半导体结构，尤指涉及一种具有导电柱的半导体结构及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品在型态上趋于轻薄短小，在功能上则逐渐迈入高性能、高功能、高速度化的研发方向。而目前半导体晶片的封装形式包含打线式(Wire Bonding)封装或覆晶式(FlipChip)封装等，其中，相较于打线式封装，覆晶式封装更能缩减整体半导体装置的体积。

一般覆晶式封装将半导体晶片的作用面上由导电凸块结合至封装基板的电性连接垫上，再填入底胶于该半导体晶片的作用面与封装基板之间，以包覆该导电凸块。而为了增加覆晶的对位精确性，导电凸块的组成材质则显得非常重要。可参阅图1A至图1D，为现有的半导体结构的制法。

第7,863,740号美国专利、第7,804,173号美国专利，提供半导体晶片利用铜柱作结合的技术。或如图1A所示，提供一具有电性连接垫100的晶片10，其外表面由氮化硅(SiN)层101所构成，且该氮化硅层101由开孔外露该电性连接垫100。

接着，形成介电层12于该氮化硅层101及开孔壁面上，再形成钛(Ti)层11于该介电层12的全部表面及该电性连接垫100上，又形成铜(Cu)层13于该钛层11的全部表面上。

如图1B所示，形成阻层14于该铜层13上，且于该阻层14上形成开口区140，以外露部分铜层13。接着，形成铜柱15于该开口区140中的铜层13上，再形成焊锡材料16于该铜柱15的顶面。

如图1C所示，移除该阻层14，以外露出铜层13。

如图1D所示，利用铜柱15作为止挡部，以蚀刻移除该外露的铜层13及其下方的钛层11。在后续制程中，可于该铜柱15与焊锡材料16上形成焊锡凸块以对接至该封装基板(图未示)上，再进行回焊制程，以形成用以固定与电性连接该晶片10与封装基板的导电凸块。

当进行回焊制程时，该铜柱15不会变形，因而可以防止熔融(melt)及崩塌(collapse)，使现有的晶片10由该铜柱15可避免位置偏移。因此，导电凸块中的铜柱15可增加覆晶的对位精确性。

但是，现有的半导体结构的制法中，因利用蚀刻液进行蚀刻具有等向性，所以会向内蚀刻。因此，当蚀刻移除该外露的铜层13及其下方的钛层11时，该钛层11会产生底切(undercut)过大的问题(如图1D所示的底切处K)，造成该铜柱15的支撑度不足，导致导电凸块的信赖性不佳的问题。

因此，如何避免上述现有技术中因底切问题而使信赖性不佳的问题，实为当前所要解决的目标。

发明内容

为克服现有技术因底切所产生的问题，本发明提供一种半导体结构的制法，包括：提供一具有电性连接垫的晶片；形成第一金属层于该电性连接垫上；形成介电层于该晶片及该第一金属层上，且该介电层具有开孔，以令部分该第一金属层外露于该开孔中；形成第二金属层于该介电层及该第一金属层上，且该第一金属层的材质不同于该第二金属层的材质；形成导电柱于对应该第一金属层上方的第二金属层上；以及移除该外露的第二金属层，以保留该导电柱下的第二金属层。

前述的制法中，主要先形成第一金属层，再形成介电层，以于形成第二金属层之前，先定义出第一金属层的尺寸，所以当蚀刻移除该第二金属层时，该导电柱已完全覆盖该第一金属层，因而该第一金属层不会被蚀刻，使该第一金属层不会产生底切现象。

于另一实施方式中，本发明还提供一种半导体结构的制法，包括：提供一具有电性连接垫的晶片；形成第一金属层于该电性连接垫上；形成第二金属层于该第一金属层上，且该第一金属层的材质不同于该第二金属层的材质；形成导电柱于对应该第一金属层上方的第二金属层上，且该第一金属层的分布面积大于该导电柱的剖面面积；以及移除该外露的第二金属层，以保留该导电柱下的第二金属层。

前述的制法中，主要是先定义出所需的第一金属层，以于形成导电柱时，可令该第一金属层的分布面积大于该导电柱的剖面面积，所以当蚀刻移除该第二金属层时，该第一金属层不会有底切过大的问题，也就是说，即使该第一金属层受到蚀刻等向性侵蚀，该第一金属层仍外露于该晶片上，而不会如现有技术的钛层完全位于铜柱下。

此外，根据前述的制法，本发明还提供一种半导体结构。

本发明半导体结构及其制法的有益效果是，可避免后续蚀刻制程时发生第一金属层底切过大的问题，因而可以保证该导电柱的支撑度维持预期状态，因而有效提升产品的信赖性。

附图说明

图1A至图1D为现有的半导体结构的制法的剖面示意图。