[发明专利]半导体芯片内置配线基板及其制造方法

权利要求书

1.一种半导体芯片内置配线基板的制造方法，该半导体芯片内置配线基板内置有半导体芯片，该半导体芯片在一个面上具有含有Al类材料的第1电极，其特征在于，

具备以下工序：

层叠工序，将包括在表面上形成有由Cu构成的导体图案的树脂薄膜和在通孔内填充有导电性糊的树脂薄膜的多张树脂薄膜层叠而成为层叠体，以使含有热塑性树脂的热塑性树脂薄膜至少隔1张地配置并邻接于半导体芯片的电极形成面及该电极形成面的背面；以及

加压加热工序，通过将上述层叠体一边加热一边从层叠方向上下进行加压，使上述热塑性树脂软化而将多张上述树脂薄膜一起一体化并且将上述半导体芯片封固，将上述导电性糊中的导电性粒子作为烧结体，形成具有该烧结体和上述导体图案的配线部；

在上述层叠工序中，将在上述第1电极上设有由Au构成的柱形凸点的上述半导体芯片、和由上述树脂薄膜构成且作为上述导体图案的一部分而形成有焊盘的第1薄膜，隔着作为上述热塑性树脂薄膜的第2薄膜地在上述柱形凸点与上述焊盘相对置的方向上配置；

在上述加压加热工序中，通过将上述焊盘与上述柱形凸点、以及上述第1电极与上述柱形凸点通过固相扩散接合来进行接合，形成构成上述焊盘的Cu与构成上述柱形凸点的Au的合金层、即CuAu合金层，并且，将上述第1电极的与上述柱形凸点对置的部位的厚度方向的Al全部AuAl合金化而使该第1电极为不含有Al的AuAl合金层。

2.如权利要求1所述的半导体芯片内置配线基板的制造方法，其特征在于，

在上述加压加热工序中，形成主要含有Au₄Al合金的上述AuAl合金层。

3.如权利要求1所述的半导体芯片内置配线基板的制造方法，其特征在于，

在上述加压加热工序中，形成含有CuAu₃合金的上述CuAu合金层。

4.如权利要求1～3中任一项所述的半导体芯片内置配线基板的制造方法，其特征在于，

作为上述层叠工序的前工序，具备以下工序：

粘贴工序，对于包括上述第1薄膜的基板，通过加热且加压，将上述第2薄膜粘贴在上述基板的焊盘形成面上，以使得覆盖上述焊盘；以及

倒装片安装工序，通过以构成上述第2薄膜的热塑性树脂的熔点以上的温度加热且加压，一边将上述第2薄膜熔融一边将上述柱形凸点压入，而将上述柱形凸点压接在对应的上述焊盘上，并且通过熔融的上述第2薄膜将上述半导体芯片与上述基板之间封固。

5.如权利要求1～3中任一项所述的半导体芯片内置配线基板的制造方法，其特征在于，

作为上述层叠工序的前工序而具备倒装片安装工序，该倒装片安装工序对于包括上述第1薄膜的基板，在焊盘形成面上粘贴有在对应于上述焊盘的位置设有贯通孔的上述第2薄膜的状态下，通过以构成上述第2薄膜的热塑性树脂的玻璃转移点以上的温度加热且加压，使上述柱形凸点穿过上述贯通孔而压接在对应的上述焊盘上，并且用软化的上述第2薄膜将上述半导体芯片与上述基板之间封固。

6.如权利要求5所述的半导体芯片内置配线基板的制造方法，其特征在于，

按照每个上述焊盘设置上述贯通孔。

7.如权利要求5所述的半导体芯片内置配线基板的制造方法，其特征在于，

按照多个上述焊盘设置1个上述贯通孔。

8.如权利要求6所述的半导体芯片内置配线基板的制造方法，其特征在于，

作为上述倒装片安装工序，包括以下工序：通过将与上述贯通孔的形成位置不同的位置加热且加压，从而将设有上述贯通孔的第2薄膜粘贴到上述基板的焊盘形成面。

9.如权利要求6所述的半导体芯片内置配线基板的制造方法，其特征在于，

作为上述倒装片安装工序，包括以下工序：通过加热且加压而将上述第2薄膜粘贴在上述基板的焊盘形成面上以使得覆盖上述焊盘之后，在上述第2薄膜的对应于上述焊盘的位置形成贯通孔。