[发明专利]具有核芯电极层单元的积层陶瓷压敏电阻

说明书

技术领域

本发明涉及一种积层陶瓷电子组件，特别是涉及一种积层陶瓷压敏电阻。

背景技术

参阅图1，现有的积层陶瓷压敏电阻包含一个积层本体11、两个端电极12，及一组电极层结构13。该积层本体11具有数层分别由陶瓷材料构成并依序堆叠的本体层111，所述的两个端电极12以导电材料形成在该积层本体11的相反两侧部，该电极层结构13具有数层以导电材料印刷形成在每一本体层111上并交错地分别与所述的两个端电极12接触而电连接的电极层131，且任一电极层131反向于连接该一端电极12的端部的正投影涵盖相邻的次一电极层131反向于其连接该一端电极12的端部的区域而构成电容，借由所述的交错式电极层131的设计确保其电容值范围，以及其它电性的稳定，并将电路中的电压钳制于一个相对固定的电压值范围，避免瞬时电压突波产生时对后级电路(图未示出)的伤害。

目前的积层陶瓷压敏电阻确实可以依左右交错式的电极层131的设计，而在静电放电(ESD)、突波电流产生时，击穿导通而使电路断路，以达到保护后级电路的目的。

但是，受限于电容正比于相邻两电极层的对应面积，及反比于相邻两电极层的距离的物理特性，因此，这样交错式结构的积层陶瓷压敏电阻的电容值会随着电极层131层数的增加而增加，所以在维持所需的耐静电放电和耐突波电流的能力的前提下，无法将电容值设计降低至1pf以下。

此外，虽然这样左右交错式电极层131结构的设计，原本就是在持续受到超过设计限制的高电压时，令形成在所述的本体层111上的电极层131的金属氧化物材料游离而形成击穿导通，进而使电路断路、达到保护后级电路的目的，但是，这样交错式设计电极层131结构在击穿导通时，还会因为左右连接端电极12的电极层131左右交替地连续受到左、右两端电极12所施予的电能影响，而快速累积大量的热能，进而导致烧毁或甚至引发大规模的整体线路火灾。

因此，现有的积层陶瓷压敏电阻需要改善，进而提供电路更完善的保护。

发明内容

本发明的目的在于提供一种具有低电容，且安全性高的具有核芯电极层单元的积层陶瓷压敏电阻。

本发明一种具有核芯电极层单元的积层陶瓷压敏电阻包含一个积层本体、两个端电极、两个侧电极单元，及一个核芯电极层单元。

该积层本体具有数层分别由陶瓷材料构成并依序堆叠的本体层。

所述的两个端电极以导电材料分别形成在该积层本体的相反两侧部。

所述的两个侧电极层单元以导电材料形成在该积层本体中并呈上下间隔地分别与所述的两个端电极接触而电连接，且位于较上层并与该一端电极连接的侧电极层单元临靠近另一端电极的部分结构的正投影涵盖另一较下层的侧电极层单元的部分结构而形成电容。

该核芯电极层单元以导电材料形成在该积层本体中，且不与所述的两个端电极及两个侧电极层单元接触地位于所述的两个端电极与两个侧电极层单元框限的范围中。

较佳地，该核芯电极层单元还具有数层分别印刷形成在不同本体层上且彼此不接触的核芯电极层。

较佳地，每一个侧电极层单元还具有一层印刷形成在一本体层上的侧电极层。

较佳地，一个侧电极层单元在该核芯电极层单元上的正投影与另一个侧电极层单元在该核芯电极层单元上的正投影存在重叠。

较佳地，每一个侧电极层单元还具有数层分别印刷形成在不同本体层上的侧电极层。

较佳地，一个侧电极层单元在该核芯电极层单元上的正投影与另一个侧电极层单元在该核芯电极层单元上的正投影存在重叠。

本发明的有益的效果在于：以位于积层本体中且不与端电极、侧电极层单元电连接的核芯电极层单元，而可以在固定外观尺寸的规格要求下，大幅降低元件的预设电容值，增加元件的运用范围，同时，在持续受到超过设计限制的高电压而至击穿导通时，大幅延长受到左、右两个端电极持续提供电能而导致热能累积或烧毁后级电路的时间，有效提升安全性。

附图说明

图1是一剖视示意图，说明现有的积层陶瓷压敏电阻；

图2是一剖视示意图，说明本发明一种具有核芯电极层单元的积层陶瓷压敏电阻的一个第一较佳实施例；

图3是一剖视示意图，说明本发明一种具有核芯电极层单元的积层陶瓷压敏电阻的一个第二较佳实施例。

具体实施方式

下面结合附图及两个实施例对本发明进行详细说明。