[发明专利]一种准循环LDPC译码器及译码方法有效

专利信息
申请号: 201110045541.2 申请日: 2011-02-25
公开(公告)号: CN102195655A 公开(公告)日: 2011-09-21
发明(设计)人: 马丕明;宋珍珍 申请(专利权)人: 山东大学
主分类号: H03M13/11 分类号: H03M13/11;H04L1/00
代理公司: 济南金迪知识产权代理有限公司 37219 代理人: 许德山
地址: 250100 山*** 国省代码: 山东;37
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 循环 ldpc 译码器 译码 方法
【权利要求书】:

1.一种用准循环LDPC译码器进行洗牌最小和译码算法的方法,设此准循环LDPC码是用一个M×N维的校验矩阵H描述的,即变量节点的个数为N个,校验节点的个数为M个;把所有的变量节点分为G组,每组中有NG=N/G个变量节点;按照分组顺序执行变量节点消息更新和校验节点消息更新步骤,当执行到第g(g=0,1,...,G-1)组的时候,前面分组中已经被更新的变量节点到校验节点的消息被用来对第g组校验节点到变量节点的消息进行更新;

定义符号:Ci为和变量节点i相连的校验节点的集合;Rj为和校验节点j相邻的变量节点的集合;Ci/j表示除去校验节点j的Ci的集合;Rj/i表示除去变量节点i的Rj的集合;和分别为第l次迭代中从变量节点i到校验节点j和从校验节点j到变量节点i的对数似然比消息,该方法步骤如下:

(1)初始化

变量节点i到校验节点j的LLR消息初始化为从信道来的LLR消息L(zi),若信道为AWGN信道,则

qij(0)=L(zi)=yi]]>

其中yi(i=1,2,...,N)为信道接收到的符号;

校验节点j到变量节点i的LLR消息初始化为0;

迭代次数l置为1;

(2)节点消息更新

A.令分组编号g=0;

B.校验节点处理:

校验节点j收集与它相邻的变量节点的消息,与校验节点j相邻的变量节点被分成两类,如果此变量节点i在第0组到第(g-1)组,那它的LLR消息已经在这次迭代中前面分组的处理时被更新了;否则此变量节点i的最新的LLR消息仍然是在上一次迭代中获得的,因此,对于在第g组的变量节点i,以及每一个与变量节点i相连的校验节点j(j∈Ci),计算第l次迭代中从校验节点j到变量节点i的LLR消息

rji(l)=(ΠiRj/iig·NGsign(qij(l)))·(ΠiRj/iig·NG+1sign(qij(l-1)))·min(miniRj/iig·NG|qij(l)|,miniRj/iig·NG+1|qij(l-1)|)---(1)]]>

其中为符号函数,|x|为x的绝对值;这样就能充分利用前面已经被更新过的分组的LLR消息;

C.变量节点处理:

变量节点i收集与它相邻的校验节点的消息,还有来自信道的初始化消息L(zi),对于在第g组的变量节点i以及每一个与变量节点i相连的校验节点j(j∈Ci),计算

qij(l)=L(zi)+ΣjCi/jrji(l)---(2)]]>

D.若g=G-1,继续向下执行;否则g=g+1,然后返回步骤B;

(3)译码判决

第l次迭代中,变量节点i的LLR消息为

qi(l)=L(zi)+ΣjCirji(l)]]>

如果变量节点i的估计码字比特否则

(4)迭代结束条件判定

如果满足校验方程,即为第l次迭代时的估计码字,T表示转置运算,或者迭代次数l达到规定的最大迭代次数时,迭代停止;否则l=l+1,然后返回步骤(2)。

2.一种如权利要求1所述方法所采用洗牌最小和译码算法的LDPC译码器,包括变量节点处理组、校验节点处理组和存储器组,其特征在于变量节点处理组和校验节点处理组分别与存储器组相连接;

变量节点处理组由变量节点处理单元组成,其中变量节点处理单元包括原码到补码转换器、补码到原码转换器、多输入加法器、二输入加法器和比较判决器;原码到补码转换器连接多输入加法器和相应的二输入加法器;多输入加法器将其所有的输入信号相加,多输入加法器连接比较判决器和各个二输入加法器;在比较判决器中,根据符号位判决出估计码字比特;在二输入加法器中,多输入加法器的输出与对应的原码到补码转换器的输出相减;二输入加法器连接补码到原码转换器,将补码转换成原码;

校验节点处理组由校验节点处理单元组成,校验节点处理单元包括取符号模块、取绝对值模块、异或电路、比较器和符号数值合并模块;首先取符号模块获得输入信号的符号位,取符号模块连接异或电路,异或电路对所有的输入进行异或运算;异或电路连接符号数值合并模块;另一方面,取绝对值模块对输入信号取绝对值,取绝对值模块连接比较器,在比较运算中,更新比较器里存储的三个最小值信息,最后输出最小值;比较器连接符号数值合并模块,在符号数值合并模块中进行符号和数值的合并,输出最后结果;

存储器组由存储单元组成,里面存储着从信道来的初始LLR消息和迭代过程中不断更新的变量节点到校验节点(V2C)和校验节点到变量节点(C2V)的LLR消息;校验节点处理组从存储器组中读取V2C的LLR消息,并且把处理更新后的C2V的LLR消息再写入存储器组,替代原来的C2V的LLR消息;变量节点处理组从存储器组中读取从信道来的初始LLR消息和C2V的LLR消息,经过运算,得到更新的V2C的LLR消息,然后写入存储器组,代替原来的V2C的LLR消息。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于山东大学,未经山东大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110045541.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top