[发明专利]一种数据流加密的方法无效
| 申请号: | 201110041336.9 | 申请日: | 2011-02-21 |
| 公开(公告)号: | CN102111263A | 公开(公告)日: | 2011-06-29 |
| 发明(设计)人: | 万海山;孙强;朱启超;李栋;苗功勋;欧钰鹏 | 申请(专利权)人: | 山东中孚信息产业股份有限公司 |
| 主分类号: | H04L9/06 | 分类号: | H04L9/06 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 250101 山东省济南市*** | 国省代码: | 山东;37 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 数据流 加密 方法 | ||
1.一种数据流加密的方法,其特征在于,采用高速的通讯接口、高速的加解密模块、接收模块、发送模块和内存或存储器配合,对同一流动方向接收和发送的数据流进行分离处理,完成数据流的打包接收、加密或解密和发送,高速接口采用双端口的方式,具体步骤如下:
每个功能模块分别对应一个内存,在第n个周期接收到的数据包存放在内存内;在第n+1个周期,将内存切换对应到加密或解密模块,对明文或密文数据加密或解密;在第n+2个周期,再将内存切换对应到发送模块,并将内存中的明文或密文发送出去,完成同一个数据包的处理过程;
为实现流水线工作方式,在同一个周期内,同时处理3个数据包,在第n个周期接收数据到内存1,加密或解密内存2中的数据,并同时将内存3中的数据发送出去;在第n+1个周期中,内存1切换到加密或解密模块,内存2切换到发送模块,而内存3切换到接收模块,这3个功能模块再分别对相应的数据进行处理,以保证平均一个处理周期处理一个数据包,实现的流水线工作方式;
采用先进先出FIFO存储器的处理步骤如下:
数据接收模块在收到数据后立刻将数据发送到第一FIFO存储器中,只要第一FIFO存储器不满,就继续接收新的数据,加密模块从第一FIFO存储器中取出数据进行加密,只要第一FIFO存储器不空并且第二FIFO存储器不满,就可继续加密新的数据,数据发送模块从第二FIFO存储器中取出数据发送出去,只要第二FIFO存储器中的数据不空,就继续发送数据。
2.根据权利要求1所述的方法,其特征在于,高速加解密模块采用安全等级比较高、执行速度比较块的算法,算法采用的是SM1、SM4、AES或3DES中的一种。
3.根据权利要求1所述的方法,其特征在于,高速接口采用的是USB2.0、SATA、PATA或以太网接口。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于山东中孚信息产业股份有限公司,未经山东中孚信息产业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110041336.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种同轴电缆信道模型的构建方法
- 下一篇:一种零泄漏转轴密封





