[发明专利]向沟道中引入应变的方法和使用该方法制作的器件

说明书

技术领域

本发明涉及一种向沟道中引入应变的方法和使用该方法制作的器件。

背景技术

理论和经验研究已经证实,当将应力施加到晶体管的沟道中时,沟道区的半导体晶格产生应变，晶体管的载流子迁移率会得以提高或降低;然而,还已知,电子和空穴对相同类型的应变具有不同的响应。例如,在电流流动的纵向上施加压应力从而导致沟道区晶格压应变以对提高空穴迁移率有利,但是相应的降低了电子迁移率。在纵向上施加拉应力从而导致沟道区晶格张应变以对提高电子迁移率有利,但是相应的降低了空穴迁移率。随着器件特征尺寸的不断缩小，以提高沟道载流子迁移率为目的的应变沟道工程起到越来越重要的作用。多种单轴工艺诱致应变被集成到器件工艺中。从单轴工艺诱致应变的最优引入方向方面来说，对于NMOS器件，在如图1所示的沿沟道方向即X方向上引入张应变以及在垂直于沟道方向即Z方向上引入压应变对提高其沟道中电子的迁移率最有效；另一方面，对于PMOS器件，在X方向上引入压应变对提高其沟道中空穴的迁移率最有效。根据这一理论，已发展了许多方法，其中一种方法是产生“全局应变”，也即，施加从衬底产生的应力到整体晶体管器件区域，全局应变是利用如下结构产生的，例如普通硅衬底上通过缓冲层外延生长不同晶格常数的SiGe、SiC等材料，在其上继续生长低缺陷的单晶硅层以实现全局应变硅层的形成；或者利用制作绝缘体上硅的方法实现绝缘体上的硅锗、应变硅结构。另一种方法是产生“局部应变”，也即，利用与器件沟道相邻的局部结构或者工艺方法产生相应的应力作用到沟道区产生应变，局部应变通常是例如如下结构所产生的：产生应力的浅槽隔离结构、（双）应力衬里、PMOS的源/漏极（S/D）区域中嵌入的SiGe（e-SiGe）结构、PMOS的源/漏极（S/D）区域中嵌入的∑形SiGe结构、NMOS的源/漏极（S/D）区域中嵌入的SiC（e-SiC）结构等。但是，上述产生沟道局域应变并改变作用沟道应力类型的方法有的需要复杂的工艺，有的容易向沟道引入缺陷，另一方面，随着器件特征尺寸的不断缩小，上述方法所带来的诱致应变效果也在不断减弱。

考虑到上述原因,对于微小尺寸的 NMOS 和 PMOS 器件仍然存在实现增强应变引入新方法和半导体结构的需求，此外还需要对所引入应变的方法进行大小和类型方面的控制。

发明内容

本发明第一方面提供一种向MOS器件的沟道中引入应变的方法，包括提供半导体衬底；在半导体衬底上形成沟道；在沟道上形成第一栅介电层；在所述第一栅介电层上形成多晶硅栅极层；在所述多晶硅栅极层中掺杂或注入第一元素；去除部分第一栅介电层和多晶硅栅极层从而形成第一栅极结构；在沟道中形成源漏极延伸区；在第一栅极结构两侧形成侧墙；在沟道中形成源漏极；以及进行退火，使得掺杂或注入有第一元素的多晶硅在高温结晶过程中发生晶格变化，从而在所述多晶硅栅极层中产生包括沿沟道方向的应变和垂直沟道方向的应变的第一应变，并将第一应变透过栅介质层引入到沟道，引起沟道区表层中半导体晶格大小的变化，使得所述第一应变被保持在沟道中。

本发明另一方面提供一种MOS器件，包括半导体衬底；在半导体衬底上形成的沟道；在沟道上方的第二栅极结构，包括第二栅介电层以及在第二栅介电层上的金属栅极层；在沟道中形成的源漏极延伸区；在第二栅极结构两侧形成的侧墙；在沟道中形成的源漏极；在源漏极以及第二栅极结构上形成的层间介电层；以及源漏极金属接触；其中所述第二栅介电层以及金属栅极层是分别取代如权利要求1所述的步骤得到的所述第一栅介电层以及多晶硅栅极层而得到的，其中沟道区表层中半导体晶格大小得以改变，使得所述第一应变被保持在沟道中。

本发明仅仅通过加入掺杂/注入步骤，并借助正常步骤中的退火工艺即可向沟道中引入应变。进一步，还可以通过改变掺杂或注入元素或其组合，或者控制掺杂或注入元素的剂量，或者控制掺杂或注入元素的分布剖面，退火条件来简单地控制应变大小和沟道应变程度，因此具有较强的工艺灵活性，较简单的工艺复杂度，并且没有附加的工艺成本。

附图说明

为了更好地理解本发明并且示出如何使其生效，现在将通过示例来参考附图，其中：

图1是从单轴工艺向沟道诱致应变的最优引入方向的示意图；

图2a-l示出制作根据本发明一个实施例的NMOS器件的步骤。

图3a-l示出制作根据本发明一个实施例的PMOS器件的步骤。

具体实施方式