[发明专利]移位寄存器电路

权利要求书

1.一种移位寄存器电路，用以提供多个栅极信号至多条栅极线，该移位寄存器电路包含多级移位寄存器，该多级移位寄存器的第N级移位寄存器包含：

输入单元，用来根据第一输入信号以输出驱动控制电压；

上拉单元，电连接于该输入单元与该多条栅极线的第N栅极线，该上拉单元用来根据该驱动控制电压与系统时钟以上拉该多个栅极信号的第N栅极信号，其中该第N栅极线用以传输该第N栅极信号；

储能单元，电连接于该上拉单元与该输入单元，该储能单元用来根据该驱动控制电压执行充电程序或放电程序；

第一下拉单元，电连接于该第N栅极线，该第一下拉单元用来根据第二输入信号以下拉该第N栅极信号，该第一下拉单元包含：

第一晶体管，包含第一端、第二端与栅极端，其中该第一端电连接于该第N栅极线，该栅极端用来接收该第二输入信号；以及

第一单向导通元件，包含阳极与阴极，其中该阳极电连接于该第一晶体管的第二端，该阴极电连接于电源端，该第一单向导通元件用来抑制由该电源端经该第一晶体管流向该第N栅极线的漏电流；以及

第二下拉单元，电连接于该输入单元，该第二下拉单元用来根据该第二输入信号以下拉该驱动控制电压。

2.根据权利要求1所述的移位寄存器电路，其中该第一晶体管的栅极端电连接于该多级移位寄存器的第(N+1)级移位寄存器以接收该多个栅极信号的第(N+1)栅极信号，该第一晶体管为薄膜晶体管或场效应晶体管。

3.根据权利要求1所述的移位寄存器电路，其中该第一单向导通元件包含第二晶体管，该第二晶体管的第一端与栅极端电连接于该第一晶体管的第二端，该第二晶体管的第二端电连接于该电源端，该第二晶体管为薄膜晶体管或场效应晶体管。

4.根据权利要求1所述的移位寄存器电路，其中该第N级移位寄存器还包含：

下拉控制单元，电连接于该输入单元，该下拉控制单元用来根据该驱动控制电压产生控制信号；以及

第三下拉单元，电连接于该下拉控制单元与该第N栅极线，该第三下拉单元是用来根据该控制信号以下拉该第N栅极信号。

5.根据权利要求4所述的移位寄存器电路，其中该第三下拉单元包含：

第三晶体管，包含第一端、第二端与栅极端，其中该第三晶体管的第一端电连接于该第N栅极线，该第三晶体管的栅极端电连接于该下拉控制单元以接收该控制信号；以及

第二单向导通元件，包含阳极与阴极，其中该第二单向导通元件的阳极电连接于该第三晶体管的第二端，该第二单向导通元件的阴极电连接于该电源端，该第二单向导通元件用来抑制由该电源端经该第三晶体管流向该第N栅极线的漏电流；

其中该第三晶体管为薄膜晶体管或场效应晶体管。

6.根据权利要求5所述的移位寄存器电路，其中该第二单向导通元件包含第四晶体管，该第四晶体管的第一端与栅极端电连接于该第三晶体管的第二端，该第四晶体管的第二端电连接于该电源端，该第四晶体管为薄膜晶体管或场效应晶体管。

7.根据权利要求4所述的移位寄存器电路，其中该第三下拉单元包含：

第三晶体管，包含第一端、第二端与栅极端，其中该第三晶体管的栅极端电连接于该下拉控制单元以接收该控制信号，该第三晶体管的第二端电连接于该电源端；以及

第二单向导通元件，包含阳极与阴极，其中该第二单向导通元件的阳极电连接于该第N栅极线，该第二单向导通元件的阴极电连接于该第三晶体管的第一端，该第二单向导通元件用来抑制由该电源端经该第三晶体管流向该第N栅极线的漏电流；

其中该第三晶体管为薄膜晶体管或场效应晶体管。

8.根据权利要求7所述的移位寄存器电路，其中该第二单向导通元件包含第四晶体管，该第四晶体管的第一端与一栅极端电连接于该第N栅极线，该第四晶体管的第二端电连接于该第三晶体管的第一端，该第四晶体管为薄膜晶体管或场效应晶体管。