[发明专利]具有改进的输入电阻和受控共模的放大器

权利要求书

1.一种包含放大器的电路，其包括：

界定第一输出的第一对晶体管，所述第一对晶体管中的每一晶体管具有耦合到第一输入端子的栅极；

界定第二输出的第二对晶体管，所述第二对晶体管中的每一晶体管具有耦合到第二输入端子的栅极；

使所述第一输入端子处的输入电阻的降级最小化的第一对电容器，所述第一对电容器中的第一电容器耦合到所述第二输出端子且耦合到所述第一对晶体管中的第一晶体管的栅极，且所述第一对电容器中的第二电容器耦合到所述第二输出端子且耦合到所述第一对晶体管中的第二晶体管的栅极；以及

使所述第二输入端子处的输入电阻的降级最小化的第二对电容器，所述第二对电容器中的第三电容器耦合到所述第一输出端子且耦合到所述第二对晶体管的第三晶体管的栅极，且所述第二对电容器中的第四电容器耦合到所述第一输出端子且耦合到所述第二对晶体管的第四晶体管的栅极。

2.根据权利要求1所述的电路，其中：

所述第一对电容器界定校正电流的路径，所述校正电流与归因于所述第一对晶体管的对应寄生电容而流动的电流的量值相等且极性相反；且

所述第二对电容器界定校正电流的路径，所述校正电流与归因于所述第二对晶体管的对应寄生电容而流动的电流的量值相等且极性相反。

3.根据权利要求1所述的电路，其进一步包括偏置电路，所述偏置电路耦合到所述第一对晶体管和所述第二对晶体管，所述偏置电路对所述第一对晶体管和所述第二对晶体管进行偏置。

4.根据权利要求3所述的电路，其中所述偏置电路包括一对二极管，和一对耦合到所述对二极管的电流源。

5.根据权利要求4所述的电路，其中所述对电流源包括至少一个数/模转换器，所述数/模转换器控制与所述第一输出和所述第二输出相关联的共模电压。

6.根据权利要求5所述的电路，其进一步包括耦合到所述第一输出端子和所述第二输出端子的比较器，所述比较器将所述共模电压与参考电压进行比较。

7.根据权利要求1所述的电路，其中所述第一晶体管和所述第三晶体管包括正金属氧化物半导体PMOS型晶体管，且其中所述第二晶体管和所述第四晶体管包括负金属氧化物半导体NMOS型晶体管。

8.根据权利要求1所述的电路，其中所述放大器包括多级放大器电路的输出级放大器。

9.根据权利要求1所述的电路，其中所述放大器耦合到输入电路，所述放大器充当到所述输入电路的负载且通过使用所述第一对电容器和所述第二对电容器产生校正电流来减小对所述输入电路的加载。

10.一种包含用于控制与电路的输出相关联的共模电压的控制电路的电路，所述控制电路包括：

比较器，其耦合到所述电路以将所述共模电压与参考电压进行比较；

数/模转换器DAC，其耦合到所述比较器且响应于比较器输出处的转变以将所述DAC配置为对应于所述转变的设定；以及

偏置元件，其耦合到所述电路且耦合到所述DAC，所述偏置元件基于所述设定启用所述电路的偏置，借此控制所述共模电压。

11.根据权利要求10所述的电路，其中所述偏置元件为二极管。

12.根据权利要求11所述的电路，其进一步包括：时钟，其耦合到所述比较器且响应于所述比较器输出和时钟输入以产生时钟信号；以及计数器，其耦合到所述DAC和所述时钟，响应于所述时钟信号以配置所述DAC。

13.一种用于控制电路的共模电压的方法，所述方法包括：

将所述共模电压与参考电压进行比较；

基于所述比较将数/模转换器DAC配置为一设定；以及

基于所述设定对所述电路进行偏置。

14.根据权利要求13所述的方法，其中配置所述DAC包括通过数字块配置所述DAC，其中所述数字块包括时钟和计数器。

15.根据权利要求13所述的方法，其中配置所述DAC包括将所述DAC配置为对应于所述共模电压对所述参考电压的跨越的设定。